[实用新型]存储器接口装置以及集成电路装置

权利要求书

1.一种存储器接口装置，所述存储器接口装置包括：

地址输入端，从主机控制器的地址流中接收地址信息；

地址输出端，耦接至多个存储器装置和多路复用器；

地址匹配表，包括与备用存储器位置相对应的至少一个修正地址；

控制模块，耦接至所述地址匹配表和所述多路复用器，并且接收地址流中的地址信息和所述地址匹配表中的地址信息，并且将替代所述地址匹配表中的识别的不良地址的修正地址传输至所述多路复用器，其中所述地址输出端将地址信息驱动至多个存储器设备。

2.根据权利要求1所述的存储器接口装置，其中，所述存储器接口装置从寄存器装置、缓存器装置、高级存储缓存器或板载缓存器中选择。

3.根据权利要求1所述的存储器接口装置，其中，所述多个存储器装置包括多个DRAM装置或多个闪存装置。

4.根据权利要求1所述的存储器接口装置，其中，所述地址匹配表包括多个不良地址信息以及多个备用存储器位置，所述多个不良地址信息中的每个与所述多个备用存储器位置中的一个相关联。

5.根据权利要求4所述的存储器接口装置，其中，所述多个不良地址信息中的每个包括：序列ID、块ID、芯片ID、行地址以及列地址。

6.根据权利要求4所述的存储器接口装置，其中，所述多个备用存储器位置中的每个包括第1列、第2列以及第n列。

7.根据权利要求4所述的存储器接口装置，其中，所述地址匹配表包括SRAM单元阵列。

8.根据权利要求4所述的存储器接口装置，其中，所述地址匹配表接收不良地址信息，并且移动所述备用存储器位置以替换与所述不良地址信息相关联的不良地址。

9.根据权利要求1所述的存储器接口装置，其中，所述控制模块是命令和地址控制模块；以及其中所述控制模块与所述地址匹配表集成在一起。

10.根据权利要求1所述的存储器接口装置，其中，所述控制模块进一步包括输入接收器模块或控制和状态寄存器模块。

11.根据权利要求1所述的存储器接口装置，其中，所述控制模块进一步包括输入命令、输入地址以及输入芯片-选择解码器模块。

12.根据权利要求1所述的存储器接口装置，进一步包括奇偶校验模块、信号反转模块、信号延迟模块、PLL、命令和地址控制模块、输入缓存终止模块、时钟停止休眠模块以及重置模块。

13.根据权利要求1所述的存储器接口装置，其中，所述存储器接口装置耦接至多个DRAM装置，所述多个DRAM装置中的每个包括：

多个地址输入端；

多个控制输入端；

多个数据输入/输出端；

多个存储器阵列，所述多个存储器阵列中的每个包括多个存储单元，所述多个存储单元中的每个耦接至数据输入/输出端；以及

备用组，包括多个备用存储单元，使用所述地址匹配表能够从外部对所述多个备用存储单元中的每个进行寻址。

14.根据权利要求13所述的存储器接口装置，其中，所述备用组包括备用行、备用列以及备用块。

15.一种集成电路装置，所述集成电路装置包括：

地址输入端，为从地址流接收地址信息；

地址输出端，耦接至多个存储器设备和多路复用器；

地址匹配表，包括与备用存储器位置对应的至少一个修正地址；以及

控制模块，耦接至所述地址匹配表和所述多路复用器，并且接收地址流中的地址信息和所述地址匹配表中的地址信息，并且将替代所述地址匹配表中的识别的不良地址的修正地址传输至所述多路复用器，其中所述地址输出端将地址信息驱动至多个存储器设备。