[实用新型]带微处理器MCU可扩展的FPGA显示系统及电子设备

说明书

技术领域

本实用新型涉及FPGA，尤其涉及一种带微处理器MCU可扩展的FPGA显示系统及电子设备。

背景技术

FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)是一种具有丰富硬件资源和强大并行处理能力的可编程逻辑器件。这些特征使得FPGA在数据处理、通信、网络等很多领域得到了越来越多的广泛应用。随着多媒体设备，尤其是LCD(Liquid Crystal Display，液晶屏幕)和消费类电子设备的不断发展，消费者对屏幕显示的需求在不断的增加。随着显示屏幕的不断增大，对硬件系统的要求也在不断增加。MCU（Microcontroller Unit,微处理器）已经远远不能满足显示的需求。传统的做法是加入FPGA和外部存储器，使FPGA接受来自MCU的数据和指令不断的对外部存储器进行操作，以达到硬件加速驱动显示屏幕的作用。图1为现有技术中带MCU可扩展的FPGA视频显示方法。在图1中，FPGA中的MCU模块根据MCU发送的指令，将数据和相应的地址发送到外部存储控制器中，通过外部存储控制器将数据写入到外部存储器中，同时LCD模块产生显示地址和控制，使外部存储控制器将对应的数据从外部存储器中读出并输出到LCD显示屏中，完成显示过程。

但是通常这种带MCU的FPGA显示结构，对外部存储器带宽的利用率很低。为了保证显示正确，通常外部存储控制器会把来自MCU和LCD的地址请求做时分切换，例如：时刻一是MCU对外部存储器操作，时刻二是将数据从外部存储器读出作LCD显示，以此类推，这样的操作方式，均不是MCU和LCD屏幕对外部存储器进行连续的操作，是以“点”为单位交替的“点”式操作。因此这样会造成外部存储器输出地址的频繁大幅变化，导致FPGA设计时序紧张并且不能充分的利用外部存储器的带宽。此外，随着显示屏幕的增大，对带宽和时序的要求也会相应的增高，所以这样的设计方式不能满足大屏幕的显示输出。更重要的是不同分辨率的屏幕对输出的pclk(pixie clock，像素时钟)的要求不同，传统设计中的pclk通常来自系统时钟的不同分频，这样使设计移植到不同规格的显示屏时，改动会非常大，因此可移植性低。此外,当FPGA处理来自异步时钟域MCU的指令和数据时，通常存在一定的安全隐患。

实用新型内容

本实用新型的目的是提供一种带微处理器MCU可扩展的FPGA显示系统、方法及电子设备。

第一方面，本实用新型提供了一种带微处理器MCU可扩展的FPGA显示系统，将MCU的数据加载至外部存储器，同时基于显示屏的当前显示状态，将所述外部存储器中的数据读出以供显示屏显示，所述系统包括：

至少一个第一FIFO(First In First Out，先进先出存储器),用于接收MCU不同工作模式时的数据；

逻辑模块，用于计算所述数据的显示地址；

第二异步FIFO，用于按照显示屏的有效视频区域信号产生的有效地址读取外部存储器的数据LCD模块，根据显示屏的显示参数，将来自第二异步FIFO的数据驱动显示屏；

LCD地址生成器，根据显示屏的有效视频信号区域信号产生有效地址；

状态机控制器，在状态机的控制下，根据至少一个第一FIFO的请求，将至少一个第一FIFO中的数据按照显示地址输入到外部存储器；根据第二异步FIFO的请求，从外部存储器读出数据到第二异步FIFO。

第二方面，本实用新型提供了一种包括第一方面所述的系统和外部MCU、外部存储器和显示屏的电子设备。

本实用新型充分利用了FPGA的硬件资源和特性，使用户可以快速灵活的实现产品移植，提高了系统对外部存储器带宽的使用率，可以支持对不同分辨率甚至高清屏幕的输出。此外，该系统还能进一步减少传统设计中的安全隐患。

附图说明

图1为本实用新型现有技术带微处理器MCU的FPGA显示方法；

图2为本实用新型实施例一中带微处理器MCU的FPGA在FIFO为全异步时的结构图；

图3为本实用新型实施例二中带微处理器MCU的FPGA在FIFO为同步整形化和同步时的结构图。

具体实施方式

下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。

FPGA处理异步MCU的指令和数据，可根据MCU的时钟情况使用第一FIFO为异步FIFO或第一FIFO为同步整形化加同步FIFO两种方式，消除设计的安全隐患。异步设计，即在FPGA设计中采用多个时钟设计。