[实用新型]一种高度脉冲模拟信号进行数字化的电路

说明书

技术领域

    本实用新型涉及一种高度脉冲模拟信号进行数字化的电路。

背景技术

    现有电路中，将高速脉冲模拟信号（UWB信号）进行数字化转换时需要能进行高速率ADC采样的电路，而这采样电路中一个高速率的数字信号处理芯片是必须的，由于这块数字信号处理芯片的存在，这导致这个电路模块的成本非常昂贵，因此如何在保证效能的情况下，有效降低这个电路模块的成本是急需解决的问题。

发明内容

    针对上述技术缺陷，本实用新型提出一种高度脉冲模拟信号进行数字化的电路，该电路采用多块低速率的数字信号处理芯片，对脉冲信号进行并行处理，然后将处理后的信号在后端通过合成进行恢复，从而大大降低了整个电路模块的成本。

    为了解决上述技术问题，本实用新型的技术方案如下：

      一种高度脉冲模拟信号进行数字化的电路，包括低噪声放大电路、可变衰减电路、被动式功分器电路和ADC采样电路；所述低噪声放大电路输出端连接可变衰减电路的输入端，所述可变衰减电路的输出端连接所述被动式功分器电路的输入端，所述被动式功分器电路的输出端连接ADC采样电路的输入端。

    进一步的，所述被动式功分器将从可变衰减电路来的信号分成2路，每路信号各连接一个ADC采样电路。

    进一步的，在每路信号连接ADC采样电路之前，还各连接功分器，所述功分器将每路信号再次分为两路，在该每路信号各连接一个ADC采样电路。

    进一步的，在被动式功分器和各个功分器之间各设有放大链路。

    本实用新型的有益效果在于：将一路高速脉冲模拟信号进行一分四，然后对每一路采用不同的本振周期信号进行混频，即乘以P（t），进而进行低通滤波，每一路得到携带有高速脉冲信号部分信息的调制信号 ，对每一路调制信号采用低速率的ADC进行采样，并的得到数字化的结果Y(n)，其中由于采用了低速率的数字信号处理芯片，即使采用了多个，但是其总体成本也远远小于一块高速率的数字信号处理芯片，低速率的ADC采样电路出来的信号在后续的FPGA进行恢复，在不影响整体的处理速率，其电路模块的成本大幅下降。

附图说明

    图1为系统原理图；

    图2为电路的拓扑结构图；

    图3为本实用新型的ADC采样电路电路图。

具体实施方式

    下面将结合附图和具体实施例对本实用新型做进一步的说明。

    实施例一：本例中将高速模拟脉冲信号进行一分四；如图1所示，对高速模拟脉冲信号进行一分四，对每一路采用不同的本振周期信号进行混频，即乘以P（t），然后进行低通滤波，每一路得到携带有高速脉冲信号部分信息的调制信号 ，对每一路调制信号采用低速率的ADC进行采样，并的得到数字化的结果,Y(n)。具体如图2所示，一种高度脉冲模拟信号进行数字化的电路，包括低噪声放大电路、可变衰减电路、被动式功分器电路和ADC采样电路；所述低噪声放大电路输出端连接可变衰减电路的输入端，所述可变衰减电路的输出端连接所述被动式功分器电路的输入端，所述被动式功分器电路的输出端连接ADC采样电路的输入端。所述被动式功分器将从可变衰减电路来的信号分成2路，每路信号各连接一个ADC采样电路，在每路信号连接ADC采样电路之前，还各连接功分器，所述功分器将每路信号再次分为两路，在该每路信号各连接一个ADC采样电路，在被动式功分器和各个功分器之间各设有放大链路。

Spit 1 to 4：