[实用新型]绝缘栅双极型晶体管

说明书

技术领域

本实用新型涉及一种半导体器件，更具体地，涉及绝缘栅双极型晶体管以及金属氧化物半导体场效应晶体管。 

背景技术

通常，由于沟槽栅型纵向半导体器件（例如，沟槽型绝缘栅双极型晶体管（IGBT：Insulated Gate Bipolar Transistor）和沟槽型半导体金属氧化物半导体场效应晶体管（MOSFET））易于控制并且具有负温度系数接通电流，所以它们被广泛用作用于驱动电感负载的功率半导体器件。尤其是，由金属氧化物半导体场效应晶体管（MOSFET：Metal-Oxide-Semiconductor Field-Effect Transistor）和双极型晶体管（BJT：Bipolar Junction Transistor）复合而成的沟槽型绝缘栅双极型晶体管，其兼具这两种器件的优点，既具有MOSFET的驱动功率小和开关速度快的优点，又具有BJT的饱和压降低且容量大的优点。因此，近年来，在诸如交流电机、变频器、开关电源、照明电路、牵引传动等需要进行电力转换的领域广泛使用IGBT。 

现在，以IGBT为例来描述沟槽型纵向半导体器件，图1示出了现有的IGBT的一个实例。如图1所示，IGBT100被示出为具有沟槽栅场终止型结构，其包括顺次层叠的p型集电区11、n型场终止区12、n-型漂移区13、p型基区14以及n+型源区15，以及形成在n-型漂移区13、p型基区14以及n+型源区15中的栅极16和栅氧化层17。 

进一步地，在图1所示的IGBT100中，栅极16包括具有均匀截面宽度的上部栅极161以及截面宽度大于上部栅极161的截面宽度的下部栅极162。这种结构可被称为局部窄台（PNM：Partially Narrow Mesa）结构。在Masakiyo Sumitomo等人发表于2012年第24届国际功率半导体器件与功率集成电路会议（ISPSD：International Symposium on Power Semiconductor Devices and IC）的论文“Low Loss IGBT with Partially Narrow Mesa Structure(PNM-IGBT)”以及美国专利第US7800187B2号中记载了具有类似结构的IGBT。在通过形成如图1中虚线框所示的局部窄台结构（两个相邻沟槽栅之间的基区被窄化），能够在确保不减小金属-半导体接触面积的情况下减小台面宽度（两个相邻沟槽栅之间的基区的宽度），从而IGBT100的饱和电压显著降低，并且通态电压和关断损耗之间也能获得良好权衡。另外，在美国专利第US7800187B2号中还记载了具有类似结构的MOSFET，并且对于具有类似结构的MOSFET，也具有上述特性，这里就不再赘述。 

然而，在具有窄台面结构的IGBT100中，填充有多晶材料的沟槽的底部与n-型漂移区13和p型基区14所形成的pn结之间的窄台面会使得靠近器件顶部的载流子浓度增强。而且，沟槽底部与该pn结之间的距离是非常重要的设计参数，通常，距离越大将导致导电模式期间等离子浓度越大，因此，该IGBT的导电损耗越小。因此，对于给定的沟槽深度，使用尽可能浅的pn结位置是有利的。然而，对于横向扩散，会受到沟槽的侧壁的限制。 

此外，除了有源区域之外，诸如IGBT和MOSFET的半导体器件还包括所谓的“终端区域（termination region）”，其横向耐受（supported）有源区域与实际半导体材料的侧壁之间的阻断电压，并且侧壁通常与半导体器件的底部电极处于相同的电位。需要说明的是，有源区域纵向耐受电压。另外，终端区域的构造包括与发射极电位接触的p掺杂区，其用作半导体侧壁和底部电极（在MOSFET情况下为漏电极，而在IGBT情况下为 集电极）的相对电极。该p掺杂区的形状以及掺杂分布仅由扩散工艺决定，并且不会受到其他几何限制。然而，由于场拥挤在p掺杂区与n漂移区所形成的pn结的具有高曲率的面上，从而使得高曲率面上的电场强度是最大的。在这种情况下，浅的pn结是有害的，这是因为pn结越浅，其具有的曲率就越大，而曲率越大，就会产生越大的场增强，由此击穿电压越小。 

在现有技术中，与有源区域的击穿电压相比，终端区域的击穿电压较小。而已知的是，器件的击穿电压通常受限于终端区域的击穿电压，因此，需要提供一种改进终端区域的技术来缓解场拥挤，从而将终端区域中的击穿电压升高，甚至达到有源区域的击穿电压。 

实用新型内容

鉴于上述问题，期望提供一种具有更高击穿电压的半导体器件（例如，IGBT器件和MOSFET器件）。