[实用新型]一种非挥发性多次可编程存储器有效
申请号: | 201320111979.0 | 申请日: | 2013-03-12 |
公开(公告)号: | CN203205074U | 公开(公告)日: | 2013-09-18 |
发明(设计)人: | 孙丽娜;杨少军 | 申请(专利权)人: | 北京卓锐微技术有限公司 |
主分类号: | G11C16/06 | 分类号: | G11C16/06;G11C16/02 |
代理公司: | 北京科龙寰宇知识产权代理有限责任公司 11139 | 代理人: | 孙皓晨 |
地址: | 100191 北京市海*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 挥发性 多次 可编程 存储器 | ||
技术领域
本实用新型涉及存储器领域,具体而言,涉及一种非挥发性多次可编程存储器。
背景技术
非挥发性存储器是指在电源关掉后,所存储的资料也能保留很长时间而不消失的存储器。因此,非挥发性存储器被广泛地用于各个领域。
非挥发性存储器按照读写方式的不同,大致可以分为只读存储器和可擦写存储器。我们常用的闪存(FLASH),即是可擦写存储器中的一种。通过改变存储器的核心半导体晶体管的电流驱动能力来实现信息存储。例如,单元存储信息为“1”代表核心半导体晶体管的电流驱动能力比较小甚至没有电流驱动能力。半导体晶体管的电流驱动能力与阈值电压有关,可擦写存储器是通过改变晶体管的阈值电压来实现编程和擦除操作的。然后,通过比较编程单元和参考单元的电流驱动能力就可以读取到存储在非挥发性存储单元中的信息。
改变半导体晶体管的阈值电压是通过向浮栅中注入电子或者从浮栅中拉出电子来实现的。图1为相关技术中基于双层多晶硅的浮栅多次可编程存储器单元结构示意图,如图1所示,该存储单元只包含一个半导体晶体管。这个半导体晶体管包括四个端口,N型漏极103、栅极,N型源极102和P型衬底101。在图1中,104为P型衬底引出端,105为N型沟道,106/107为金属到硅的接触孔,110/111/112为场氧隔离区,VS为源极电压,VG为栅极电压,VD为漏极电压,VB为衬底电压。与普通的晶体管不同,这个晶体管有两个栅极,上面的栅极109是控制栅,下面的栅极108是浮栅。擦写操作是通过在源极,漏极和控制栅极接不同的电压,使得电子注入到浮栅或者被从浮栅中拉出来实现的。这种非挥发性存储器可以得到非常高的单元密度,适用于大容量非挥发性存储器,应用范围非常广。但是这种双栅的半导体工艺比较特殊,工艺复杂度高,导致成本较高,不适用于低存储器容量和低成本的消费电子应用。
为了与普通半导体工艺兼容,就需要以增大单元面积为代价,用多个单栅晶体管代替一个双栅晶体管。公开号为US7688627B2的专利文献公开了一种由两个晶体管组成的多次可擦写(MTP)存储器单元。该存储器单元利用PMOS晶体管作为信息存储单元,PMOS晶体管的栅极浮空,源极和漏极分别接位线BL’和通过位线开关管接位线BL。利用N阱中的NMOS晶体管的栅极和衬底构成耦合电容,该NMOS晶体管的栅极与PMOS晶体管的浮栅相连接,保证浮栅有合适的电压。该存储器的擦除和写入均是利用高压Fowler-Nordheim(福勒-诺德海姆)隧穿来实现。
公开号为US6920067B2的专利文献公开了一种由两个PMOS晶体管或者两个NMOS晶体管组成的单次可编程(OTP)存储器单元。以两个PMOS晶体管形式为例,利用栅极浮空的PMOS晶体管作为信息存储单元,另一个PMOS晶体管作为单元选通开关。该存储器的编程是利用沟道热电子注入的原理。
公开号为US7688627B2的专利文献中的存储器单元结构简单,不需要额外的掩模版,适用于低成本的消费电子应用。但是该结构的问题在于Fowler-Nordheim隧穿需要很高的电压。对于浮栅氧化层厚度大约10~15nm的晶体管,操作电压大概需要12~22V。这么高的编程电压对于现在的低电压应用具有一定的局限性。
公开号为US6920067B2的专利文献中的存储器单元结构更为简单,因为两个晶体管同型可以节省单元中间的隔离场氧层面积,有利于提高阵列密度。而且利用沟道热电子注入的原理进行编程,电源电压可以低很多,5V~8V电源电压就可以实现较快的编程速度。此结构的不足是无法进行擦除操作,仅可以作为单次可编程存储器使用。
实用新型内容
本实用新型提供一种非挥发性多次可编程存储器,用以克服现有技术中存在的一个或多个问题。
为达到上述目的,本实用新型提供了一种非挥发性多次可编程存储器,该存储器包括:第一存储单元、第二存储单元、差分锁存放大器、第一读操作控制开关和第二读操作控制开关,其中:所述第一存储单元与所述第二存储单元构成差分连接,所述第一存储单元的输出端、所述第二存储单元的输出端分别与所述差分锁存放大器的一个输入端相连接,所述第一读操作控制开关的一端、所述第二读操作控制开关的一端分别与所述差分锁存放大器的一个输出端相连接,所述第一读操作控制开关的另一端、所述第二读操作控制开关的另一端分别接地;所述第一存储单元、所述第二存储单元分别包含一个存储晶体管,所述存储晶体管为单层多晶硅的浮栅晶体管,通过对浮栅注入电子或从浮栅拉出电子执行对所述第一存储单元、所述第二存储单元的编程操作或擦除操作。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京卓锐微技术有限公司,未经北京卓锐微技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201320111979.0/2.html,转载请声明来源钻瓜专利网。