[发明专利]一种电路板内层电路的制造方法

说明书

技术领域

本发明涉及印刷线路板制造技术领域，尤其涉及一种电路板内层电路的制造方法。

背景技术

随着大规模集成电路的发展，线路越来越细，22nm技术已经进入量产，线路的细化，导致对于设备和工艺提出了前所未有的挑战。为提高单位面积上的芯片密度和信号处理能力，3D封装应运而生，人们提出三维封装的概念，将芯片进行三维集成封装，将在将芯片进行堆叠，形成三维封装，以提高单位面积上的封装密度。

当封装载板的线宽线距大于50um时，封装载板普遍采用减成法制作。当线宽线距小于50um，有两种做法，一种是采用半加成工艺SAP制造50um以下的线路，一种是采用MSAP工艺，制造25um-50um或更宽的线路。

MSAP本身是在芯板表面铜箔减薄到1-2um，然后光刻形成电镀掩膜图形，经过图形电镀后，将光刻胶去掉，再将光刻胶底层的超薄铜箔腐蚀掉。由于超薄铜箔为电解铜薄本身材质比图形电镀的电镀铜材质致密，腐蚀速率相差很大，在将低铜腐蚀掉的过程中，由于是整版腐蚀，整个基板表面的铜都会被腐蚀，所以，电镀的铜也会被腐蚀，因此，图形电镀的掩膜图形设计，电镀参数、超薄铜箔厚度，闪蚀超薄铜的参数将严重影响最后的线路精度，因此，MSAP工艺能有效控制线路与绝缘层的结合力。对于线宽较小的线路，闪蚀对于电镀铜的蚀刻量较大，将严重影响尺寸精度，通常MASP无法加工线宽小于25un的线路。

对于SAP因为没有底层的超薄铜箔，只有一层很薄的化学镀铜层，化学镀铜层的蚀刻速率远远大于电镀铜和双面覆铜板的表面的电解铜箔的蚀刻速率，从高精度控制线路尺寸来看，SAP工艺具有无可代替的图形尺寸精度控制能力。但是现有的SAP方法制作内层线路，存在的问题是线路结合力差，无法满足电路板加工制造的技术要求。

综上所述，内层电路线宽小于50um线路，需要用MSAP或SAP方法实现，MSAP方法只能做到25um线宽，再小的线宽，已经无法满足线宽精度的控制要求。SAP方法可以做到更小的线宽，但是，目前的SAP方法，在芯板（core）层表面SAP工艺，得到的金属线路图形结合力非常小，无法满足实际线路需要。

发明内容

本发明实施例的目的在于提供一种电路板内层电路的制造方法，能够实现线宽小于50um的精细线路的制造，线路结合力满足电路板加工制造的技术要求。

为了达到上述目的，本发明实施例采用的技术方案如下：

一种电路板内层电路的制造方法，包括如下步骤：

在基板上进行机械钻孔，形成双面互连用的通孔；

对机械钻孔后的所述基板进行除胶渣处理；

将所述基板双面的铜箔去掉；

在所述树脂芯板的表面进行化学镀铜，使所述树脂芯板表面形成化学镀铜层，所述化学镀铜的过程为：蓬松→酸浸→清洁→微蚀→预浸→活化→还原→化学镀铜；

在所述树脂芯板表面通过光刻制作电镀掩膜，使被光刻胶掩蔽住的区域不电镀；

在没有被所述光刻胶掩蔽的区域电镀铜；

将用于电镀掩膜的所述光刻胶去除，使整个电镀的基板表面暴露出来；

将被光刻胶掩蔽的化学镀铜层腐蚀掉，形成内层线路板。

进一步地，在所述树脂芯板的表面进行化学镀铜前，还包括：对所述树脂芯板进行等离子清洗活化。

进一步地，所述电镀铜的厚度为15um以上。

与现有技术相比，本发明的有益效果是：

本发明在化学镀铜的工艺中，对树脂芯板表面只进行蓬松处理，不经过除胶渣处理，蓬松后的树脂表面有更大的比表面积，可以结合更多的钯金属，从而提高了化学镀铜层的结合力。同时，本发明在化学镀铜前对树脂芯板进行等离子清洗活化，也进一步提高化学镀铜层的结合力。

附图说明

图1为本发明实施例提供的一种电路板内层电路的制造方法的工艺流程图；

图2-图9为本发明实施例提供的一种电路板内层电路的制造方法的步骤示意图。

具体实施方式

为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。

如图1所示，本发明实施例提供一种电路板内层电路的制造方法，包括如下步骤：

步骤110：在基板上进行机械钻孔，形成双面互连用的通孔；

具体地，如图2所示，所述基板为双面覆铜板，包括树脂芯板1和包覆在树脂芯板1两面的铜箔2；基板经过机械钻孔后形成双面互连用的通孔，如图3所示。

步骤120：对机械钻孔后的所述基板进行除胶渣处理；