[发明专利]接地参考单端信令连接的图形处理单元多芯片系统与装置

说明书

权利声明

本申请根据由DARPA所授予的第HR0011-10-9-0008号协议在美国政府支持下做出。美国政府具有本发明中的某些权利。本申请是于2013年3月15日所提交的第13/844,570号（代理人案号为NVIDP811/SC-13-0072-US1）的美国申请的部分接续申请案，其全部内容通过援引的方式并入本文。

技术领域

本发明涉及多处理器架构，并且更具体地，涉及接地参考单端信令连接的图形处理单元多芯片模块。

背景技术

典型的计算系统包括中央处理单元（CPU）、图形处理单元（GPU）、高容量存储器子系统以及接口子系统的集合。为了达到系统性能的逐代提高，连续几代的GPU设备都要求性能和集成的等级不断提高。常规GPU设备典型地通过在单个裸片或“芯片”上实现数目不断增加的图形处理集群（GPC）分区和相关联的帧缓冲区（FB）分区来达到性能和集成的较高等级。GPC分区典型地通过交叉开关电路耦连到FB分区。高速缓存存储器也可以被添加到每个芯片。

因为更多GPC分区和更多FB分区集成到单个GPU芯片中，且GPC分区和FB分区每一个的复杂性不断增加，所以用于GPU设备的裸片面积的量度一直随着时间而增加。将多个分区和其他子系统集成到单个裸片上的一个优势在于，可通过缩放常规设计技术以及利用使能较大电路密度的制作技术的进步来达到高性能。

然而，简单地将更多电路集成到单个芯片上的一个劣势在于，芯片的制造成本典型地就裸片面积而言不成比例地增加，这增加与每个附加的GPC或FB相关联的边际成本。更特别地，给定芯片的制造成本典型地是 芯片的裸片面积的强函数。在许多情况下，与高度集成的GPU设备相关联的裸片面积远远高于特性成本拐点（knee），这导致与制作先进GPU芯片相关联的不成比例的成本低效。

因此，存在对于改进GPU架构和/或与现有技术相关联的其他问题的需要。

发明内容

公开了包括多芯片模块（MCM）的互连芯片的系统。系统包括第一处理器芯片、图形处理集群（GPC）芯片以及配置为包括第一处理器芯片、GPC芯片和互连电路的MCM封装。第一处理器芯片配置为包括第一单端信令接口电路。制作在MCM封装内的第一电气线路（trace）集配置为将第一单端信令接口电路耦连到互连电路。GPC芯片配置为包括多线程处理器核心以及第二单端接口电路，该多线程处理器核心配置为执行图形着色器程序。制作在MCM封装内的第二电气线路集配置为将第二单端信令接口电路耦连到互连电路。

附图说明

图1A示出根据一个实施例的接地参考单端信令（GRS）系统，其基于飞跨电容器电荷泵实现GRS传送器；

图1B示出根据一个实施例的、预充电状态和两个不同的数据依赖型驱动状态中的数据驱动器的操作；

图1C示出根据一个实施例的、基于双电容器式电荷泵实现GRS传送器的GRS系统；

图1D示出根据一个实施例的、预充电状态中的数据驱动器的操作；

图1E示出根据一个实施例的、不同的数据依赖型驱动状态中的数据驱动器的操作；

图1F示出根据一个实施例的、基于飞跨电容器电荷泵的接地参考单端数据驱动器的操作；

图1G示出根据一个实施例的、基于双电容器式电荷泵的接地参考单端数据驱动器的操作；

图2A示出根据一个实施例的示例性接地参考单端接收器；

图2B示出根据一个实施例的、配置为解多路复用传入数据的示例性接 地参考单端接收器；

图3示出根据一个实施例的、配置为实现接地参考单端信令的示例性收发器对；

图4A示出根据一个实施例的、包括CMOS电路的接地参考单端数据驱动器；

图4B示出根据一个实施例的、与对数据值0进行驱动相关联的预充电状态中的接地参考单端数据驱动器；

图4C示出根据一个实施例的、与对数据值1进行驱动相关联的预充电状态中的接地参考单端数据驱动器；

图4D示出根据一个实施例的、驱动状态中的接地参考单端数据驱动器；

图5A示出根据一个实施例的、包括接地参考单端数据驱动器的两个实例的接地参考单端传送器；

图5B示出根据一个实施例的、用于包括两个接地参考单端数据驱动器的接地参考单端传送器的时序；