[发明专利]金属互连结构及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种金属互连结构及其形成方法。

背景技术

随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，根据按比例缩小法则，在缩小MOS晶体管的整体尺寸时，也同时缩小了源极、漏极、栅极、插塞等结构的尺寸。

在芯片的逻辑电路区域，通常具有较高的集成度，晶体管之间的距离较小，以便可以降低所述逻辑电路区域的面积，但是这样就给在有源区上形成金属接触孔带来了困难。

例如在SRAM（静态随机存取存储器）中，相邻存储器单元的有源区之间的距离较小，具体请参考图1。

所述静态存储器单元被浅沟槽隔离结构10所包围，由于所述SRAM存储器的集成度较高，相邻静态存储器单元之间的间距较小，并且所述SRAM存储器的有源区20的尺寸也较小，位于所述有源区20表面的金属接触孔30作为互连结构将所述有源区与其他器件连接。

由于所述静态存储器中的相邻有源区之间的间距较小，而由于光刻刻蚀工艺的限制，所述插塞的尺寸较大，无法被所述有源区完全包住，造成所述有源区边缘的漏电现象，影响器件的良率和可靠性。

发明内容

本发明解决的问题是提供一种金属互连结构及其形成方法，提高器件的良率和可靠性。

为解决上述问题，本发明提供一种金属互连结构的形成方法，包括：提供半导体衬底，所述半导体衬底内具有有源区和包围所述有源区的隔离结构；在所述半导体衬底表面形成金属层；对所述金属层进行退火处理，使所述金属层材料与有源区内原子反应，在所述有源区表面形成金属硅化物层；在所述金属层表面形成第一掩膜层，所述第一掩膜层覆盖部分有源区及所述有源区一侧的部分隔离结构上方的金属层；以所述第一掩膜层为掩膜，去除未被所述第一掩膜层覆盖的金属层，在所述隔离区上形成与所述有源区表面的金属硅化物层连接的互连金属层；去除所述第一掩膜层之后，在所述半导体衬底上形成介质层，所述介质层覆盖所述金属硅化物层、隔离结构以及互连金属层；在所述介质层内形成连接所述互连金属层的金属接触孔，所述金属接触孔通过所述互连金属层与有源区相连。

可选的，所述金属接触孔完全位于所述互连金属层表面。

可选的，所述互连金属层的材料为Co、TiN、Ni或Ti。

可选的，还包括：在形成所述介质层之前，在所述半导体衬底上形成刻蚀阻挡层，然后再在所述刻蚀阻挡层表面形成介质层。

可选的，所述刻蚀阻挡层的材料为氮化钛。

可选的，形成所述金属接触孔的方法包括：在所述介质层表面形成具有开口的第二掩膜层，所述开口位于互连金属层上方；沿所述开口刻蚀介质层至互连金属层表面，形成接触孔；在所述接触孔内填充金属材料，形成连接所述互连金属层的金属接触孔。

可选的，所述金属材料为铜、铝或者钨。

可选的，还包括：在所述接触孔内壁表面形成扩散阻挡层之后，再在所述接触孔内填充金属材料，形成金属接触孔。

可选的，所述扩散阻挡层的材料为TiN或TaN。

可选的，所述退火处理的退火温度为200℃～1100℃，持续时间为30s～120s。

可选的，所述第一掩膜层的材料为氮化硅、底部抗反射层或光刻胶层。

可选的，所述半导体衬底内形成有静态随机存储器单元，所述有源区为静态随机存储器单元内的晶体管的源极或漏极。

为解决上述问题，本发明的技术方案还提供一种金属互连结构，包括：半导体衬底，所述半导体衬底内具有有源区和包围所述有源区的隔离结构；位于所述有源区表面的金属硅化物层；位于所述隔离区上与所述有源区表面的金属硅化物层连接的互连金属层；位于所述半导体衬底表面的介质层，所述介质层覆盖所述金属硅化物层、隔离结构以及互连金属层；位于所述介质层内的接触孔，所述接触孔底面位于金属互连层表面；位于所述接触孔内的金属接触孔，所述金属接触孔通过所述互连金属层与有源区相连。

可选的，所述金属接触孔完全位于所述互连金属层表面。

可选的，所述互连金属层的材料为Co、TiN、Ni或Ti。

可选的，所述金属接触孔的材料为铜、铝或者钨。

可选的，所述金属接触孔包括位于接触孔内壁表面的扩散阻挡层和位于所述扩散阻挡层表面的填充满所述接触孔的金属材料层。

可选的，所述扩散阻挡层的材料为TiN或TaN，所述金属材料层的材料为铜、铝或者钨。

与现有技术相比，本发明的技术方案具有以下优点：