[发明专利]一种半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法。

背景技术

在半导体技术领域中，隧道场效应晶体管（Tunnel Field Effect transistor，TFET）在低功耗应用中具有广阔的前景。然而，尽管仿真结果非常吸引人，但是，由于低的驱动电流（drive current）和被降级的亚阈值摆幅（subthreshold swing），硅TFET的实验结果并不能与传统的金属氧化物半导体场效应晶体管（MOSFET）竞争。

关于隧道场效应晶体管（TFET）的新的实现方式已经被提出，例如绿色FET。然而，由于抑制边缘隧道组件（lateral tunneling component）或减小关态电流（off-state current）的困难，高的驱动电流以及低于60mV/dec的摆幅从来没有被实现。

图1A至图1C示出了现有技术中的三种不同的隧道场效应晶体管（TFET）的结构，其中，图1A为混合型TFET、图1B为传统的TFET、图1C为一种栅极完全覆盖源极的TFET。如图1所示，各个TFET均包括衬底100、源极101、漏极102、栅极103、绝缘体（insulator）104以及高k介电层105。不同之处在于，与图1B中的传统的TFET相比，图1C示出的TFET中的栅极103完全位于源极101的上方，图1A示出的混合型TFET中不仅栅极103完全位于源极101的上方，而且绝缘体104延伸到栅极103的下方。

然而，现有技术中的上述三种TFET的性能都无法满足实际需要。由于隧道路径（tunneling path）区域的大小是TFET性能的关键参数，隧道路径越大，TFET的性能越好。因此，为了解决上述问题，有必要提出一种新的半导体器件及其制造方法，以提高隧道路径的尺寸，进而提高隧道场效应晶体管（TFET）的性能。

发明内容

针对现有技术的不足，本发明提供一种半导体器件及其制造方法，用于提高隧道路径的尺寸，进而提高隧道场效应晶体管（TFET）的性能。

本发明实施例一提供一种半导体器件，包括半导体衬底以及位于所述半导体衬底上的隧道场效应晶体管，所述隧道场效应晶体管包括位于所述半导体衬底上的源极、漏极、绝缘体以及栅极；其中，所述源极位于所述半导体衬底之上，所述栅极与所述绝缘体并列设置于所述源极之上，所述漏极设置于所述栅极与所述绝缘体的上方并覆盖所述栅极与所述绝缘体，所述栅极与所述源极以及所述绝缘体之间被第一栅极绝缘层所隔离，所述栅极与所述漏极之间被第二栅极绝缘层所隔离。

可选地，所述隧道场效应晶体管还包括位于所述绝缘体与所述漏极之间并与所述漏极相连的漏极连接端子，其中，所述漏极连接端子与所述栅极之间被所述第一栅极绝缘层所隔离。

其中，所述源极和所述漏极为板状结构。

可选地，所述源极为N+掺杂的硅，所述漏极为P+掺杂的多晶硅；或者，所述源极为P+掺杂的硅，所述漏极为N+掺杂的多晶硅。

其中，所述源极和所述漏极的掺杂浓度为1E19-1E21atom/cm³。

可选地，所述绝缘体的材料包括硅、锗硅、锗或砷化铟。

其中，所述绝缘体的厚度为

可选地，所述第一栅极绝缘层的材料包括氧化硅、氮氧化硅或高k介电层，其中所述高k介电层包括氧化铪、氧化锆和氧化镧中的一种或两种以上的组合。

其中，所述第一栅极绝缘层的厚度为

可选地，所述栅极的材料包括N-掺杂的多晶硅或P-掺杂的多晶硅，和/或，所述栅极的掺杂浓度为1E19-1E21atom/cm³，和/或，所述栅极的厚度为

可选地，所述绝缘体为多个，其呈阵列状分布于所述源极之上，并被所述第一栅极绝缘层和所述栅极所环绕包围。

其中，所述绝缘体的横截面为圆形或椭圆形。

本发明实施例二提供一种半导体器件的制造方法，所述方法包括：

步骤S101：提供半导体衬底，在所述半导体衬底上定义隧道场效应晶体管区，在所述隧道场效应晶体管区形成源极；

步骤S102：在所述源极之上形成硬掩膜层，并通过刻蚀在所述硬掩膜层内形成通孔；

步骤S103：在所述通孔内形成绝缘体和位于所述绝缘体之上的漏极连接端子，去除所述硬掩膜层；

步骤S104：形成覆盖所述绝缘体、漏极连接端子以及所述源极的第一栅极绝缘层，并在所述第一栅极绝缘层覆盖所述源极的部分之上形成栅极，其中所述栅极的高度低于所述漏极连接端子；