[发明专利]一种制作半导体器件的方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

在半导体技术领域中，对于先进的半导体技术，应力工程成为器件性能提升的最重要的因素之一。对于PMOS，锗硅（SiGe）技术可以通过给沟道施加压应力来提高载流子迁移率。在锗硅技术中，一般可以采用Sigma（Σ）和U形的沟槽形成相应形状的锗硅层结构，而Sigma形的锗硅层通常可以获得更强的压应力。例如，在PMOS的源漏区中形成选择外延锗硅层和硅覆盖层。

在现有技术中，Sigma形的沟槽通常采用先干法刻蚀再湿法刻蚀的方法形成，例如，先采用干法刻蚀工艺形成弓形（bowing shape）或者碗状（bowl shape），再采用TMAH工艺形成Sigma形。而采用Sigma形沟槽形成嵌入式锗硅层（简称锗硅层）的半导体器件的制造方法，一般包括如下步骤：

步骤E1：提供形成有PMOS的伪栅极1001、伪栅极硬掩膜1002和偏移侧壁1003的半导体衬底100，在半导体衬底100上形成图形化的锗硅遮蔽层101，以所述锗硅遮蔽层101为掩膜对所述PMOS的源极和漏极区域进行刻蚀在半导体衬底100上形成碗状沟槽103，如图1A所示。

在干法刻蚀过程中，锗硅遮蔽层101位于PMOS区的部分会被刻蚀掉一部分，在PMOS的伪栅极1001的两侧形成了临时侧墙102，如图1A所示。

步骤E2：进行湿法刻蚀以在碗状沟槽103的基础上形成Sigma形沟槽104，如图1B所示。

在进行湿法刻蚀以形成Sigma型的沟槽的过程中，如同其他双向反应一样也会发生反向反应，导致从副产物反应生成的硅（Si）在伪栅极硬掩膜1002或临时侧墙102的表面重新生成，这些重新生成的硅中的一部分在湿法刻蚀结束时仍然存在，形成硅残留物105，如图1B所示。而这些在伪栅极硬掩膜1002或临时侧墙102上的硅残留105在后续的生成锗硅的工艺中，将会作为成核的种子，造成锗硅在伪栅极硬掩膜1002或临时侧墙102上的沉积，即形成锗硅的非正常沉积。这些非正常沉积的锗硅将影响后续的通过离子注入形成源/漏极的步骤、形成硅化镍（NiSi）的步骤、对层间介电层CMP的步骤、伪栅极去除的步骤以及接触孔刻蚀的步骤，进而影响半导体器件的良率。

步骤E3：利用氢氟酸（HF）对Sigma形沟槽104进行预清洗以去除沟槽104表面的氧化物，如图1C所示。

其中，氧化物主要指Sigma形沟槽表面的氧化硅。经过预清洗，伪栅极硬掩膜1002或临时侧墙102上的硅残留105仍然存在，如图1C所示。

步骤E4：在Sigma形沟槽104内沉积锗硅以形成嵌入式锗硅层（简称锗硅层）106，如图1D所示。

其中，形成嵌入式锗硅层106的方法为外延生长工艺。所述外延生长工艺为低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。

在沉积锗硅形成锗硅层106的过程中，伪栅极硬掩膜1002或临时侧墙102上的硅残留105将会作为成核的种子，造成锗硅在伪栅极硬掩膜1002或临时侧墙102上的沉积，形成非正常沉积的锗硅1061，如图1D所示。这些非正常沉积的锗硅1061将影响后续的通过离子注入形成源/漏极的步骤、形成硅化镍（NiSi）的步骤、对层间介电层（ILD）进行CMP的步骤、伪栅极去除的步骤以及接触孔刻蚀的步骤，进而影响半导体器件的良率。

在步骤E4之后，现有技术中的半导体器件的制造方法，一般还包括：去除锗硅遮蔽层的步骤、形成侧墙（或称主侧墙）的步骤、形成源漏极的步骤、形成金属硅化物的步骤、进行应力临近技术（SPT）的步骤、形成ILD和金属栅极的步骤、形成接触孔和金属层的步骤等。关于这些后续步骤均可以根据各种现有技术来实现，此处不再赘述。

由此可见，在现有的半导体器件的制造方法中，由于在对碗状沟槽进行湿法刻蚀形成Sigma形沟槽的过程中会在伪栅极硬掩膜1002或临时侧墙102的表面形成硅残留物105，因此导致在锗硅沉积工艺中形成非正常沉积的锗硅1061，将严重影响制得的半导体器件的性能和良率。因此，为解决以上问题，有必要提出一种新的半导体器件的制造方法。

发明内容