[发明专利]一种半导体器件的制造方法有效
| 申请号： | 201310630320.0 | 申请日： | 2013-11-29 |
| 公开（公告）号： | CN104681483B | 公开（公告）日： | 2018-06-08 |
| 发明（设计）人： | 周鸣 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 铜金属 低k介电层 叠层结构 互连沟槽 互连层 硬掩膜 通孔 沉积 填充 半导体器件 气泡缺陷 硬掩膜层 衬底 半导体 氧等离子体处理 蚀刻 蚀刻停止层 表面吸附 制造 | ||
1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、多孔低k介电层和BD层；
对所述BD层的表面实施氧等离子体处理，以阻止在所述BD层上沉积TEOS层时所述BD层的表面吸附所述TEOS的气态成分形成气泡缺陷；
在所述BD层上沉积所述TEOS层，所述BD层和所述TEOS层构成缓冲层，并在所述TEOS层上沉积形成硬掩膜层，其中，所述缓冲层和所述硬掩膜层构成硬掩膜叠层结构。
2.根据权利要求1所述的方法，其特征在于，所述氧等离子体处理的工艺参数为：O2的流量500-2000sccm，He的流量100-5000sccm，压力0.1-10.0Torr，功率100-3000W。
3.根据权利要求1所述的方法，其特征在于，所述硬掩膜层由自下而上层叠的金属硬掩膜层和氧化物硬掩膜层构成。
4.根据权利要求3所述的方法，其特征在于，所述金属硬掩膜层的构成材料为TiN、BN、AlN或者其组合。
5.根据权利要求3所述的方法，其特征在于，所述氧化物硬掩膜层的构成材料包括SiO2或SiON，且相对于所述金属硬掩膜层的构成材料具有较好的蚀刻选择比。
6.根据权利要求1所述的方法，其特征在于，形成所述硬掩膜层之后，还包括下述步骤：在所述多孔低k介电层中形成用于填充铜金属互连层的铜金属互连沟槽和通孔；在所述铜金属互连沟槽和通孔中填充铜金属互连层。
7.根据权利要求6所述的方法，其特征在于，形成所述铜金属互连沟槽和通孔包括：在所述硬掩膜层中形成用作所述沟槽的图案的第一开口，以露出所述缓冲层；在所述缓冲层和所述多孔低k介电层中形成用作所述通孔的图案的第二开口；以所述硬掩膜层为掩膜，同步蚀刻所述缓冲层和所述多孔低k介电层，以在所述多孔低k介电层中形成所述铜金属互连沟槽和通孔。
8.根据权利要求7所述的方法，其特征在于，在所述蚀刻结束之后，还包括去除通过所述铜金属互连通孔露出的蚀刻停止层以及实施蚀刻后处理的步骤。
9.根据权利要求6所述的方法，其特征在于，实施所述填充之前，还包括在所述铜金属互连结构的底部和侧壁上依次形成铜金属扩散阻挡层和铜金属种子层的步骤。
10.根据权利要求6所述的方法，其特征在于，实施所述填充之后，还包括执行化学机械研磨直至露出所述硬掩膜层的步骤。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310630320.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种改进型的双基岛封装结构
- 下一篇：半导体器件封装
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
