[发明专利]FPGA芯片的接口结构及配置方法

权利要求书

1.一种FPGA芯片的接口结构，其特征在于，所述结构包括：

输入输出单元，用于接收外部发送的芯片配置信息；

连接线；

第一可配置逻辑单元，通过所述连接线与所述输入输出单元相连接；并且，根据所述输入输出单元接收的芯片配置信息，在与所述输入输出单元相连接的多个连接线中长度最短的连接线连接的第一可配置逻辑单元中配置寄存器。

2.根据权利要求1所述的结构，其特征在于，当在与所述输入输出单元相连接的多个连接线中长度最短的连接线连接的第一可配置逻辑单元中配置的寄存器数量达到可配置数量阈值时，则根据所述输入输出单元接收到的芯片配置信息，在与所述输入输出单元相连接的多个连接线中长度次短的连接线连接的第一可配置逻辑单元中配置寄存器。

3.根据权利要求1所述的结构，其特征在于，所述芯片配置信息中包括时钟线网和使能信号，在一个第一可配置逻辑单元中的多个寄存器具有相同的时钟线网和使能信号。

4.根据权利要求1所述的结构，其特征在于，所述FPGA芯片包括多个第二可配置逻辑单元；

当所述FPGA芯片工作时，所述第一可配置逻辑单元中的寄存器接收并存储外部电路发送的逻辑信号，并根据外部电路发送的时钟信号将所述逻辑信号发送给相应的第二可配置逻辑单元。

5.一种FPGA芯片的接口结构配置方法，其特征在于，所述方法包括:

接收芯片配置信息；

在全部第一可配置逻辑单元中，查找与输入输出单元之间的连接线最短的第一可配置逻辑单元；

根据所述芯片配置信息，在所述与输入输出单元之间的连接线最短的第一可配置逻辑单元中，配置寄存器。

6.根据权利要求5所述的方法，其特征在于，当在与所述输入输出单元相连接的多个连接线中长度最短的连接线连接的第一可配置逻辑单元中配置的寄存器数量达到可配置数量阈值时，则根据所述芯片配置信息，在与所述输入输出单元相连接的多个连接线中长度次短的连接线连接的第一可配置逻辑单元中配置寄存器。

7.根据权利要求5所述的方法，其特征在于，所述芯片配置信息中包括时钟线网和使能信号，在一个第一可配置逻辑单元中的多个寄存器具有相同的时钟线网和使能信号。

8.根据权利要求5所述的方法，其特征在于，所述FPGA芯片包括多个第二可配置逻辑单元；

当所述FPGA芯片工作时，所述第一可配置逻辑单元中的寄存器接收并存储外部电路发送的逻辑信号，并根据外部电路发送的时钟信号将所述逻辑信号发送给相应的第二可配置逻辑单元。