[发明专利]一种现场可编程逻辑芯片内部存储器映射装置及方法有效

专利信息
申请号: 201310589045.2 申请日: 2013-11-20
公开(公告)号: CN103678147B 公开(公告)日: 2017-01-04
发明(设计)人: 杨海钢;杜方清;林郁;王飞;刘峰;刘飞 申请(专利权)人: 中国科学院电子学研究所
主分类号: G06F12/02 分类号: G06F12/02
代理公司: 中科专利商标代理有限责任公司11021 代理人: 宋焰琴
地址: 100190 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 现场 可编程 逻辑 芯片 内部 存储器 映射 装置 方法
【权利要求书】:

1.一种可编程逻辑芯片内部存储器映射装置,其特征在于,该装置包括:输入模块、延时影响因素提取模块、关系式拟合模块和物理存储单元配置产生模块,其中:

所述输入模块与所述延时影响因素提取模块连接,用于接收、存储映射性能要求、用户逻辑存储大小及用户选择的优化策略;

所述延时影响因素提取模块与所述输入模块和所述关系式拟合模块连接,用于通过对于不同型号FPGA内部结构的实验,得到与访存关键路径延时有关的影响因素;

所述关系式拟合模块与所述延时影响因素提取模块和所述物理存储单元配置产生模块连接,用于根据所述延时影响因素提取模块提取得到的延时影响因素以及延时测试结果,拟合得到访存关键路径延时与延时影响因素之间的关系式;

所述物理存储单元配置产生模块与所述关系式拟合模块连接,用于根据所述关系式拟合模块得到的访存关键路径延时与延时影响因素之间的关系式和所述输入模块得到的映射性能要求,对需要的物理存储单元进行配置。

2.根据权利要求1所述的装置,其特征在于,所述映射性能要求至少包括用户的时序约束。

3.根据权利要求1所述的装置,其特征在于,所述影响因素包括实现物理存储单元输出数据选通的选通器级数和所使用的物理存储单元的总数。

4.根据权利要求1所述的装置,其特征在于,在所述延时影响因素提取模块中,首先对目标FPGA芯片进行一系列逻辑存储宽度width和深度depth的不同的实验,记录每种逻辑大小下对应的访存延时D、选通器的级数mux以及被使用的物理存储单元的总数mem;其次,根据记录的延时测试结果确定与访存延时有关的因素,并假设访存延时与影响因素之间的关系为简单多项式关系。

5.根据权利要求1所述的装置,其特征在于,不同型号的芯片对应不同的数学关系式。

6.一种根据权利要求1所述的映射装置对可编程逻辑芯片内部存储器进行映射的方法,其特征在于,该方法包括以下步骤:

步骤1,根据用户输入的逻辑存储宽度width和深度depth以及每个物理存储单元的存储容量cap初步得到需要的物理存储单元的总数mem;

步骤2,根据关系式拟合模块拟合得到的访存关键路径延时D与延时影响因素之间的关系式以及用户输入的时序约束D,得到满足不等式a+b×memc+d×muxe≤D的最大选通器的级数mux;

步骤3,利用用户输入的逻辑存储深度depth和最大选通器的级数mux,得到关键路径部分每个物理存储单元的配置深度dc

步骤4,根据所述每个物理存储单元的配置深度dc,从物理存储单元配置模式中找到相应的配置宽度wc

步骤5,根据用户输入的逻辑存储宽度width以及所述步骤4得到的配置宽度wc,得到构成关键路径的物理存储单元的组数g;

步骤6,根据所述步骤4得到的配置宽度wc、用户输入的逻辑存储宽度width以及所述步骤5得到的组数g,得到非关键路径部分的位宽wr

步骤7,根据用户选择的优化策略执行相应的步骤:如果用户选择的优化策略为功耗最小策略,则执行步骤8-9,并跳过步骤10-16,执行步骤17以及后续步骤;如果用户选择资源优化策略,则跳过步骤8-9并执行步骤10-17以及后续步骤;

步骤8,从物理存储单元配置模式中找到满足式wM≥wr的最小物理存储单元配置位宽wM

步骤9,根据所述步骤8得到的物理存储单元配置位宽wM和用户输入的逻辑存储深度depth,得到构成非关键路径的物理存储单元的个数memr

步骤10,将物理存储单元的所有配置模式按配置宽度由大到小形成数组wM[i],相应的配置深度形成数组dM[i];

步骤11,按配置位宽由大到小的顺序遍历物理存储单元所有的配置位宽,根据每个配置位宽得到构成非关键路径的物理存储单元的初始配置数组e[i];

步骤12,根据所述步骤11得到的初始配置数组e[i]和用户输入的逻辑存储深度depth,得到构成非关键路径的物理存储单元总数memr

步骤13,将所述步骤12得到的memr和所述步骤11得到的配置数组e[i]暂存到存储器memtemp和etemp

步骤14,找到满足etemp[i]≠0的最大索引系数i,将etemp[i]的值置为零,且将etemp[i-1]加1;

步骤15,根据暂存的配置数组etemp[i]和用户输入的逻辑存储深度depth,得到构成非关键路径的物理存储单元暂存总数memtemp

步骤16,判断如果构成非关键路径的物理存储单元暂存总数memtemp与构成非关键路径的物理存储单元总数memr满足:memtemp≤memr,则将memtemp的值赋给memr,将数组etemp[i]的值赋给e[i],并重新执行步骤14-16;否则执行步骤17以及后续步骤;

步骤17,根据组数g、选通器级数mux以及构成非关键路径的物理存储单元总数memr,得到被使用的物理存储单元的总数mem。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院电子学研究所,未经中国科学院电子学研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310589045.2/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top