[发明专利]一种半导体器件及其制造方法和电子装置

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。

背景技术

在半导体技术领域中，对于先进的半导体技术，应力工程成为器件性能提升的最重要的因素之一。对于PMOS，锗硅（SiGe）技术可以通过给沟道施加压应力来提高载流子迁移率。对于NPMOS，碳硅（SiC）技术可以通过给沟道施加张应力来提高载流子迁移率。

在锗硅（SiGe）和碳硅（SiC）的晶体结构中，锗（Ge）原子和碳（C）原子占据硅（Si）原子本来的位置。由于C、Ge、Si为同族元素并且它们的均具有4个价电子，SiGe和SiC均不带电。由于C原子的体积比Si原子小，因此SiC晶体会对相邻的晶体产生张应力。由于Ge原子的体积比Si原子大，因此SiGe晶体会对相邻的晶体产生压应力。通过调整SiC和SiGe的生长过程，张应力和压应力可以被优化到非常强。

然而，随着人们对半导体器件的性能要求越来越高，通过常规的SiC技术产生张应力的方式，有时将难以满足对器件性能要求。NMOS沟道区的张应力不足，将导致载流子迁移率不足，最终导致整个半导体器件（例如：SRAM，以及其他需要高性能NMOS的集成电路）的性能无法满足实际需要。

因此，为解决上述问题，本发明提出一种新的半导体器件的制造方法。

发明内容

针对现有技术的不足，本发明提供一种半导体器件及其制造方法和电子装置。

本发明实施例一提供一种半导体器件的制造方法，所述方法包括：

步骤S101：提供前端器件，所述前端器件包括半导体衬底、位于所述半导体衬底上的NMOS器件的伪栅极和栅极间隙壁；

步骤S102：在所述半导体衬底位于所述NMOS器件的栅极间隙壁两侧的部分之中形成用于容置嵌入式碳硅层的沟槽；

步骤S103：在所述沟槽内形成内部具有空洞的嵌入式碳硅层。

其中，在所述步骤S103中，使所述嵌入式碳硅层具有空洞的方法包括：在形成所述嵌入式碳硅层时提高碳硅的生成速率，或者，提高所述沟槽的纵横比，或者，调节碳硅层的其它生长参数（如温度，气体流量，压强，功率，电压等）。

其中，在所述步骤S103中，所述嵌入式碳硅层的顶端不低于所述半导体衬底的上表面。

其中，所述嵌入式碳硅层的顶端高出所述半导体衬底的上表面0-30nm。

其中，所述空洞为椭球形，其长直径为0-30nm，短直径为0-40nm；并且，所述空洞的顶端距所述半导体衬底的上表面的距离为-80nm至10nm（其中“负值”代表空洞的顶端低于半导体衬底的上表面，“正值”代表空洞的顶端高于半导体衬底的上表面）。

其中，所述空洞在所述嵌入式碳硅层中位于临近所述NMOS器件的沟道的一侧。

其中，在所述步骤S101中所述前端器件还包括位于所述半导体衬底上的PMOS器件的伪栅极和栅极间隙壁，并且，在所述步骤S101与所述步骤S102之间还包括步骤S1023：

在所述半导体衬底位于所述PMOS器件的栅极间隙壁两侧的部分之中形成嵌入式锗硅层。

其中，在所述步骤S101中所述前端器件还包括位于所述半导体衬底上的PMOS器件的伪栅极和栅极间隙壁，并且，在所述步骤S103之后还包括如下步骤：

步骤S104：形成PMOS器件的主侧壁和NMOS器件的主侧壁；

步骤S105：通过离子注入工艺形成PMOS器件的源极、漏极和NMOS器件的源极、漏极；

步骤S106：形成位于PMOS器件的源极、漏极和NMOS器件的源极、漏极之上的金属硅化物，形成层间介电层，并形成PMOS器件的金属栅极以及NMOS器件的金属栅极；

步骤S107：在所述层间介电层中形成位于接触孔；

步骤S108：形成位于所述层间介电层之上的金属层和互连结构。

其中，在所述步骤S103与所述步骤S104之间还包括步骤S1034：

在所述半导体衬底位于所述PMOS器件的栅极间隙壁两侧的部分之中形成嵌入式锗硅层。

本发明实施例二提供一种半导体器件，包括半导体衬底、位于所述半导体衬底上的NMOS器件，还包括位于所述NMOS器件的沟道区域两侧的嵌入式碳硅层；其中，所述嵌入式碳硅层内部具有空洞。

其中，所述嵌入式碳硅层的顶端不低于所述半导体衬底的上表面。

其中，所述嵌入式碳硅层的顶端高出所述半导体衬底的上表面0-30nm。