[发明专利]一种半导体器件及其制造方法和电子装置

权利要求书

1.一种半导体器件的制造方法，其特征在于，所述方法包括：

步骤S101：提供前端器件，所述前端器件包括半导体衬底、位于所述半导体衬底上的NMOS器件的伪栅极和栅极间隙壁；

步骤S102：在所述半导体衬底位于所述NMOS器件的栅极间隙壁两侧的部分之中形成用于容置嵌入式碳硅层的沟槽；

步骤S103：在所述沟槽内形成内部具有空洞的嵌入式碳硅层。

2.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，使所述嵌入式碳硅层具有空洞的方法包括：在形成所述嵌入式碳硅层时提高碳硅的生成速率，或者，提高所述沟槽的纵横比。

3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，所述嵌入式碳硅层的顶端不低于所述半导体衬底的上表面。

4.如权利要求3所述的半导体器件的制造方法，其特征在于，所述嵌入式碳硅层的顶端高出所述半导体衬底的上表面0-30nm。

5.如权利要求1至4任一项所述的半导体器件的制造方法，其特征在于，所述空洞为椭球形，其长直径为0-30nm，短直径为0-40nm；并且，所述空洞的顶端距所述半导体衬底的上表面的距离为-80nm至10nm。

6.如权利要求1至4任一项所述的半导体器件的制造方法，其特征在于，所述空洞在所述嵌入式碳硅层中位于临近所述NMOS器件的沟道区域的一侧。

7.如权利要求1至4任一项所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述前端器件还包括位于所述半导体衬底上的PMOS器件的伪栅极和栅极间隙壁，并且，在所述步骤S101与所述步骤S102之间还包括步骤S1012：

在所述半导体衬底位于所述PMOS器件的栅极间隙壁两侧的部分之中形成嵌入式锗硅层。

8.如权利要求1至4任一项所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述前端器件还包括位于所述半导体衬底上的PMOS器件的伪栅极和栅极间隙壁，并且，在所述步骤S103之后还包括如下步骤：

步骤S104：形成PMOS器件的主侧壁和NMOS器件的主侧壁；

步骤S105：通过离子注入工艺形成PMOS器件的源极、漏极和NMOS器件的源极、漏极；

步骤S106：形成位于PMOS器件的源极和漏极以及NMOS器件的源极和漏极之上的金属硅化物，形成层间介电层，形成PMOS器件的金属栅极以及NMOS器件的金属栅极；

步骤S107：在所述层间介电层中形成接触孔；

步骤S108：形成位于所述层间介电层之上的金属层和互连结构。

9.如权利要求8所述的半导体器件的制造方法，其特征在于，在所述步骤S103与所述步骤S104之间还包括步骤S1034：

在所述半导体衬底位于所述PMOS器件的栅极间隙壁两侧的部分之中形成嵌入式锗硅层。

10.一种半导体器件，其特征在于，包括半导体衬底、位于所述半导体衬底上的NMOS器件，还包括位于所述NMOS器件的沟道区域两侧的嵌入式碳硅层；其中，所述嵌入式碳硅层内部具有空洞。

11.如权利要求10所述的半导体器件，其特征在于，所述嵌入式碳硅层的顶端不低于所述半导体衬底的上表面。

12.如权利要求11所述的半导体器件，其特征在于，所述嵌入式碳硅层的顶端高出所述半导体衬底的上表面0-30nm。

13.如权利要求10至12任一项所述的半导体器件，其特征在于，所述空洞为椭球形，其长直径为0-30nm，短直径为0-40nm；并且，所述空洞的顶端距所述半导体衬底的上表面的距离为-80nm至10nm。

14.如权利要求10至12任一项所述的半导体器件，其特征在于，所述空洞在所述嵌入式碳硅层中位于临近所述NMOS器件的沟道区域的一侧。

15.一种电子装置，其特征在于，包括权利要求10至14任一项所述的半导体器件。