[发明专利]金属插塞的形成方法

说明书

技术领域

本发明涉及半导体制造领域，尤其是涉及一种金属插塞的形成方法。

背景技术

随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。

为了满足元件缩小后的互连线需求，两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术所通常采用的一种方法。目前，不同金属层或者金属层与衬垫层的导通可通过金属插塞实现，金属插塞的形成包括：在金属层与金属层之间或者金属层与衬垫层之间的介质层形成通孔，在通孔内填入金属，并进行化学机械平坦化。

然而，现有形成方法形成的金属插塞会出现表面收缩的情况，而金属插塞表面收缩引起金属插塞形成表面凹陷，造成金属插塞与后续形成的金属层连接失败，导致器件失效。

为此，需要一种新的金属插塞的形成方法，从而防止金属插塞出现表面凹陷。

发明内容

本发明解决的问题是提供一种金属插塞的形成方法，以防止金属插塞出现表面收缩，从而使金属插塞与后续形成的金属层有效连接，提高器件可靠性。

为解决上述问题，本发明提供一种金属插塞的形成方法，包括：

提供半导体衬底；

在所述半导体衬底上形成介质层；

在所述介质层上形成牺牲层；

在所述牺牲层和所述介质层中形成通孔，所述通孔贯穿所述牺牲层和所述介质层；

在所述通孔和所述牺牲层表面形成金属层，所述金属层至少填满所述通孔；

进行化学机械平坦化去除位于所述牺牲层表面的所述金属层直至形成金属插塞；

去除所述牺牲层。

可选的，所述牺牲层的材料为多晶硅。

可选的，所述牺牲层的厚度范围为

可选的，采用化学气相沉积工艺形成所述牺牲层，所述化学气相沉积工艺的温度小于或等于500℃。

可选的，采用湿法刻蚀工艺去除所述牺牲层，所述湿法刻蚀工艺使用的溶液为碱性溶液或者中性溶液。

可选的，所述湿法刻蚀工艺使用的溶液为四甲基氢氧化铵溶液或者氢氧化钾溶液。

可选的，所述金属层的材料为钨。

可选的，所述金属层的形成步骤包括：

形成具有钨晶粒的成核层；

通过含硼的气体以及含钨的气体的混合气体对所述成核层进行表面处理，使所述成核层的所述钨晶粒变大；

在经过所述表面处理后的所述成核层上形成钨锭层。

可选的，所述半导体衬底中制作有PMOS晶体管和NMOS晶体管。

可选的，所述化学机械平坦化所采用的研磨液PH值小于7。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案在形成金属插塞的过程中，在介质层上形成牺牲层，后续形成通孔时，通孔同时贯穿介质层和牺牲层，后续形成金属层填充通孔时，金属层同时填充介质层和牺牲层，因此，虽然后续化学机械平坦化仍然会导致金属层表面出现凹陷，但是在去除牺牲层之后，金属层的顶部高于介质层的顶部，即凹陷消失，从而能够防止金属插塞与后续的金属层连接失败，提高器件的可靠性。

进一步，在化学机械平坦化后，通常金属插塞出现凹陷的深度范围为因此，设置牺牲层的厚度大于或者等于从而防止金属插塞表面收缩到介质层内，即防止牺牲层去除后金属插塞再次出现凹陷。同时，控制牺牲层的厚度小于或者等于从而方便牺牲层的形成和去除。

附图说明

图1是金属插塞出现表面凹陷的原理示意图；

图2至图5为本发明实施例金属插塞的形成方法示意图。

具体实施方式

如图1所示，半导体衬底100中具有NMOS晶体管区域和PMOS晶体管区域，并且NMOS晶体管区域和PMOS晶体管区域两者之间没有绝对的分界，图1中用虚线（未标注）表示两者之间的中间位置。半导体衬底100上形成有介质层110。NMOS晶体管区域上方的介质层110中形成有用于NMOS晶体管的金属插塞120，PMOS晶体管区域上方的介质层110中形成有用于PMOS晶体管的金属插塞130。