[发明专利]使用经掺杂的凸起源极和漏极区的源极和漏极掺杂

说明书

技术领域

一般而言，本揭露是关于集成电路领域并且更尤指其中使用到绝缘体上覆半导体技术的集成电路。

背景技术

集成电路通常包括大量尤其包括场效晶体管在内的电路组件。在场效晶体管中，可通过在栅极电极与信道区之间提供电绝缘的栅极绝缘层将栅极电极与信道区分开。所提供的是相邻的信道区、源极区和漏极区。

信道区、源极区和漏极区是形成于半导体材料中，其中信道区的掺杂不同于源极区和漏极区的掺杂。取决于施加至栅极电极的电压，可在接通状态(on-state)与断开状态(off-state)之间切换场效晶体管。

为了改良包括场效晶体管在内的集成电路的效能，已提出利用绝缘体上覆半导体技术。在绝缘体上覆半导体技术中，晶体管的源极、信道和漏极区是形成于例如硅的半导体材料薄层中。半导体材料薄层是置于例如硅的半导体材料基底之上、并且通过例如二氧化硅的电绝缘材料与基底分开。对照于其中场效晶体管是基于主体半导体基底(bulk semiconductor substrate)而形成的集成电路，绝缘体绝缘体上覆半导体技术容许降低寄生电容与漏电流以及集成电路关于离子化照射的敏感度。

然而，绝缘体上覆半导体技术具有与其相关联的某些特定问题，包括所谓的浮体效应(floating body effect)。绝缘体上覆半导体场效晶体管的本体(body)以绝缘基底形成电容器。在此电容器上，电荷可累积并且造成包括场效晶体管阈电压对其先前状态的依存性以及信道电导可控制度降低在内的负面效应。

已针对改良绝缘体上覆半导体场效晶体管效能提出各种方法。

美国第2011/0291196A1号揭露基于绝缘体上覆半导体基底包括FinFET或三栅晶体管的半导体装置。半导体装置包括其上方形成有形式通常呈二氧化硅材料的埋置型绝缘层的硅基底。此外，复数半导体晶鳍(fin)是经提供并且代表初始形成于埋置型绝缘层上的硅层「残料(residues)」。晶鳍包括源极区、漏极区、以及信道区。信道区沿着晶鳍长度方向的扩展(extension)是由包括如多晶硅与间隔件结构(spacer structure)等电极材料的栅极电极结构所决定。栅极介电材料于晶鳍侧壁以及晶鳍顶部表面上（若属三栅晶体管）使电极材料与信道区的半导体材料分开。

其中信道区是形成于晶鳍中的晶体管可具有改良的信道可控制性。

此外，已提出完全空乏型场效晶体管。完全空乏型场效晶体管是使用绝缘体上覆半导体结构予以形成，其中置于绝缘体层上的半导体层具有小于信道空乏宽度的厚度。因此，电荷以及从而场效晶体管的本体电位是固定的，其有助于避免或至少降低浮体效应并且改良信道可控制性。

完全空乏型场效晶体管的制造将参照图1予以说明。

图1表示半导体结构100的概要剖面图。半导体结构包括基底101。在基底101上，形成的是电绝缘层102。半导体层103是形成于电绝缘层102上。基底101、电绝缘层102、以及半导体层103提供绝缘体上覆半导体结构。

可包括有浅凹槽隔离结构(shallow trench isolation structure)的凹槽隔离104使半导体层103其中形成有完全空乏型场效晶体管105的主动区的一部位与半导体层103的其它部位(图未示)分开。栅极结构106是置于半导体层103上。栅极结构106包括其可包括介电常数大于二氧化硅的高k材料的栅极绝缘层107以及包括有金属部位108与多晶硅部位109的栅极电极110。与栅极电极110相邻提供的是通过衬里层(liner layer)与栅极电极110分开的侧壁间隔件112。场效晶体管105再包括与栅极结构106相邻的源极区114和漏极区116。源极区114与漏极区116其掺杂不同于栅极电极110下方的信道区115，并且可包括在侧壁间隔件112下方扩展的源极与漏极扩展部。

这些特征是使用包括氧化、结合(bonding)、切割(cleaving)、和研磨半导体晶圆而提供绝缘体上覆半导体结构的技术，以及如沉积、氧化、光微影、蚀刻、和离子布植等用于形成场效晶体管的技术予以形成。

尤其是，源极区114和漏极区116的形成、以及源极与漏极扩展部的形成可包括图1中箭号113所概示的一或多道离子布植制程。