[发明专利]为数字集成电路优化前级驱动器控制

权利要求书

1.一种波形整形装置，所述波形整形装置包括：

第一电路，该第一电路被配置为接收在低电平和高电平之间交替的输入脉冲串信号并提供第一输出脉冲串信号，该第一输出脉冲串信号包括：

第一上升时间，所述第一上升时间的特征在于所述低电平和第一中间电平之间的第一变化速率和所述第一中间电平和所述高电平之间的第二变化速率，

第一下降时间，所述第一下降时间的特征在于所述高电平和所述低电平之间的第三变化速率；和

第二电路，该第二电路被配置为接收所述输入脉冲串信号并提供第二输出脉冲串信号，该第二输出脉冲串信号包括：

第二上升时间，所述第二上升时间的特征在于所述低电平和所述高电平之间的第四变化速率；和

第二下降时间，所述第二下降时间的特征在于所述高电平和第二中间电平之间的第五变化速率和所述第二中间电平和所述低电平之间的第六变化速率。

2.根据权利要求1所述的波形整形装置，其中所述第一变化速率比所述第二变化速率低；并且所述第五变化速率比所述第六变化速率低。

3.根据权利要求1所述的波形整形装置，其中所述第一电路包括：

第一电压节点；

第二电压节点；

第一输入节点；

连接到所述第一输入节点的输出节点；

第一晶体管，该第一晶体管的栅极连接到所述第一输入节点，该第一晶体管的源极连接到所述第一电压节点，该第一晶体管的漏极连接到中间节点；

第二晶体管，该第二晶体管的栅极连接到所述第一输入节点，该第二晶体管的源极连接到所述第二电压节点，该第二晶体管的漏极连接到所述中间节点；和

第三晶体管，该第三晶体管的栅极连接到所述中间节点，该第三晶体管的源极连接到所述第二电压节点，该第三晶体管的漏极连接到所述输出节点。

4.根据权利要求1所述的波形整形装置，其中所述第二电路包括：

第一电压节点；

第二电压节点；

第一输入节点；

连接到所述第一输入节点的输出节点；

第一晶体管，该第一晶体管的栅极连接到所述第一输入节点，该第一晶体管的源极连接到所述第一电压节点，该第一晶体管的漏极连接到中间节点；

第二晶体管，该第二晶体管的栅极连接到所述第一输入节点，该第二晶体管的源极连接到所述第二电压节点，该第二晶体管的漏极连接到所述中间节点；以及

第三晶体管，该第三晶体管的栅极连接到所述中间节点，该第三晶体管的源极连接到所述第一电压节点，该第三晶体管的漏极连接到所述输出节点。

5.根据权利要求3所述的波形整形装置，其中所述第一电路还包括：

第二输入节点；

第四晶体管，该第四晶体管的栅极连接到所述第二输入节点，该第四晶体管的源极连接到所述第二电压节点，并且该第四晶体管的漏极连接到从所述第二电压节点断开的所述第三晶体管的源极。

6.根据权利要求4所述的波形整形装置，其中所述第二电路还包括：

第二输入节点；

第四晶体管，该第四晶体管的栅极连接到所述第二输入节点，该第四晶体管的源极连接到所述第一电压节点，该第四晶体管的漏极连接到从所述第一电压节点断开的所述第三晶体管的源极。

7.根据权利要求5所述的波形整形装置，其中所述输入脉冲串信号被提供到所述第一输入节点和所述第二输入节点。

8.根据权利要求6所述的波形整形装置，其中所述输入脉冲串信号被提供到所述第一输入节点和所述第二输入节点。

9.根据权利要求3所述的波形整形装置，其中所述第一电压节点相对于所述第二电压节点为正。

10.根据权利要求4所述的波形整形装置，其中所述第一电压节点相对于所述第二电压节点为正。