[发明专利]带有通过电阻器电路互连的有源器件和隔离结构的半导体器件和驱动电路及其制作方法

权利要求书

1.一种半导体器件，包括：

半导体衬底，有第一导电类型和顶衬底表面；

埋层，位于所述顶衬底表面下面，其中所述埋层有不同于所述第一导电类型的第二导电类型；

下沉区域，位于所述顶衬底表面和所述埋层之间，其中所述下沉区域有所述第二导电类型，并且隔离结构由所述下沉区域和所述埋层形成；

有源器件，位于由所述隔离结构包含的所述半导体衬底的部分内，其中所述有源器件包括：

所述第一导电类型的漂移区域，从所述顶衬底表面延伸到所述半导体衬底中；

所述第一导电类型的漏极区域，从所述顶衬底表面延伸到所述漂移区域中；

所述第二导电类型的体区域，从所述顶衬底表面延伸到位于所述漂移区域和所述隔离结构之间的所述半导体衬底中，其中所述体区域和所述隔离结构通过有所述第一导电类型的所述半导体衬底的一部分分开；和

所述第一导电类型的源极区域，从所述顶衬底表面延伸到所述体区域中；以及

电阻器电路，所述电阻器电路的第一端子耦合于所述体区域，以及所述电阻器电路的第二端子耦合于所述隔离结构。

2.根据权利要求1所述的半导体器件，其中所述电阻器电路包括：

多晶硅电阻器。

3.根据权利要求1所述的半导体器件，其中所述电阻器电路包括：

第一电阻网络；以及

肖特基二极管，耦合于所述第一电阻网络，其中所述肖特基二极管由耦合于所述隔离结构的肖特基接触形成。

4.根据权利要求3所述的半导体器件，其中：

所述肖特基二极管串联耦合于所述第一电阻网络。

5.根据权利要求3所述的半导体器件，其中：

所述肖特基二极管并联耦合于所述第一电阻网络。

6.根据权利要求5所述的半导体器件，其中所述电阻器电路还包括：

第二电阻网络，串联耦合于所述肖特基二极管。

7.根据权利要求3所述的半导体器件，其中所述电阻器电路还包括：

PN结二极管，并联耦合于所述肖特基二极管。

8.根据权利要求1所述的半导体器件，其中所述电阻器电路包括：

第一电阻网络；以及

PN结二极管，耦合于所述第一电阻网络。

9.根据权利要求8所述的半导体器件，其中：

所述PN结二极管串联耦合于所述第一电阻网络。

10.根据权利要求8所述的半导体器件，其中：

所述PN结二极管并联耦合于所述第一电阻网络。

11.根据权利要求10所述的半导体器件，其中所述电阻器电路还包括：

第二电阻网络，串联耦合于所述PN结二极管。

12.根据权利要求8所述的半导体器件，还包括：

所述第一导电类型的另一区域，延伸到所述下沉区域中，其中所述PN结二极管形成于所述另一区域和所述下沉区域之间。

13.根据权利要求8所述的半导体器件，其中所述PN结二极管包括多晶硅二极管。

14.根据权利要求1所述的半导体器件，其中：

所述第一导电类型的漂移区域位于所述有源区域的中心部分内。