[发明专利]处理器芯片及其低功耗设计的方法

说明书

技术领域

本发明涉及芯片设计技术领域，具体来说，本发明涉及一种处理器（CPU）芯片及其低功耗设计的方法。

背景技术

1）目前处理器芯片的构造以及实现原理：

目前处理器芯片低功耗设计的方式：需要标准单元库提供两种特殊单元：保持寄存器单元（Retention Regsiter Cell）和电源开关单元（Power Switch Cell）。

图1-1为现有技术中由标准单元库提供的一个保持寄存器单元的示意图；图1-2为现有技术中由标准单元库提供的一个电源开关单元的示意图。其中，保持寄存器单元是双电源带失电保持的触发器；电源开关单元是提供其他标准单元电源的开关电路。

图2为现有技术中的一个处理器芯片低功耗实现方式的示意图。目前处理器芯片低功耗设计的实现原理为：采用只关闭组合电路202的电源和保持触发器201的部分电源的方法降低电路的静态电流，保持触发器201的保持部分依然有电，需要保持住原来的内容在电源恢复后装载到原保持触发器201中，使得处理器系统能继续运行。

2）目前处理器芯片设计流程的缺点：

a.需要上述标准单元库的支持。低功耗设计方法在高端工艺下已成主流，有成熟的EDA工具和相应的标准单元库配套，但在低端工艺下也有低功耗需求却没有EDA工具和基本单元库的支持。通常在90nm工艺以下的标准单元库才支持低功耗设计，所以对90nm以上的低端工艺一般不适用。

b.设计流程中多数电子设计自动化（EDA）工具需要引入低功耗设计方法，复杂度高。如图3所示为现有技术中的一个处理器芯片低功耗设计的EDA工具的使用流程图，低功耗设计需要渗入整个设计流程的每一个步骤，每一个EDA工具都要引入低功耗设计方法。

所以，现实中存在对低端工艺制造出来的产品静态功耗要求更低的静态功耗，这种需要在现有技术中无法得到满足。

发明内容

本发明所要解决的一个技术问题是提供一种处理器芯片及其低功耗设计的方法，无需要求对低端工艺也提供特殊标准单元库。

本发明所要解决的另一个技术问题是提供一种处理器芯片及其低功耗设计的方法，在设计流程中使EDA工具使用更简化。

为解决上述技术问题，本发明提供一种处理器芯片，包括：

多个触发器链，由自动测试综合工具生成，每个所述触发器链分别包括连接成串行移位模式的多个通用触发器；

一个或多个组合电路，间隔连接于多个所述触发器链之间，所述组合电路和所述触发器链均连接到同一主电源，所述主电源为可开关电源；

内存，通过直接内存访问单元分别与多个所述触发器链相连接，所述内存连接到一常开电源而始终有电。

可选地，在所述主电源关闭之前，所述触发器链通过移位输出方式将所有通用触发器中的内容送出并直接写到所述内存里。

可选地，所述组合电路包括与门电路、或门电路、非门电路、与非门电路以及异或门电路中的一种或者多种。

可选地，所述处理器芯片适用于110nm～180nm之间的工艺。

为解决上述技术问题，本发明还提供一种如上所述的处理器芯片的低功耗设计的方法，依次包括：寄存器传输级设计步骤、逻辑综合步骤、自动测试综合步骤、一次静态形式验证步骤、一次静态时序验证步骤、自动布局布线步骤、二次静态形式验证步骤、二次静态时序验证步骤、静态功耗验证步骤、动态功耗验证步骤、动态功能验证步骤、流片步骤以及自动测试激励生成步骤；

其中，在所述自动测试综合步骤中，借用自动测试综合工具生成多个触发器链，每个所述触发器链分别包括连接成串行移位模式的多个通用触发器，多个所述触发器链通过直接内存访问单元与内存相连接。

可选地，在所述主电源关闭之前，所述触发器链通过移位输出方式将所有通用触发器中的内容送出并直接写到所述内存里。

可选地，在所述主电源恢复之后，所述内存将其中的内容读出，重新移位填充所有通用触发器，使其恢复失电前的内容。

可选地，所述组合电路包括与门电路、或门电路、非门电路、与非门电路以及异或门电路中的一种或者多种。

可选地，所述处理器芯片适用于110nm～180nm之间的工艺。

与现有技术相比，本发明具有以下优点：

本发明抛开了对特殊标准单元的依赖，解决了芯片设计技术和芯片应用需求的矛盾，在未有技术支持的情况下，采用变通的设计方法来实现相同的目的，在这类芯片的应用上更有竞争力。

附图说明