[发明专利]处理器芯片及其低功耗设计的方法

权利要求书

1.一种处理器芯片，包括：

多个触发器链（401），由自动测试综合工具生成，每个所述触发器链（401）分别包括连接成串行移位模式的多个通用触发器（402）；

一个或多个组合电路（403），间隔连接于多个所述触发器链（401）之间，所述组合电路（403）和所述触发器链（401）均连接到同一主电源，所述主电源为可开关电源；

内存（405），通过直接内存访问单元分别与多个所述触发器链（401）相连接，所述内存（405）连接到一常开电源而始终有电。

2.根据权利要求1所述的处理器芯片，其特征在于，在所述主电源关闭之前，所述触发器链（401）通过移位输出方式将所有通用触发器（402）中的内容送出并直接写到所述内存（405）里。

3.根据权利要求1所述的处理器芯片，其特征在于，所述组合电路（403）包括与门电路、或门电路、非门电路、与非门电路以及异或门电路中的一种或者多种。

4.根据权利要求1所述的处理器芯片，其特征在于，所述处理器芯片适用于110nm～180nm之间的工艺。

5.一种如权利要求1所述的处理器芯片的低功耗设计的方法，依次包括：寄存器传输级设计步骤、逻辑综合步骤、自动测试综合步骤、一次静态形式验证步骤、一次静态时序验证步骤、自动布局布线步骤、二次静态形式验证步骤、二次静态时序验证步骤、静态功耗验证步骤、动态功耗验证步骤、动态功能验证步骤、流片步骤以及自动测试激励生成步骤；

其中，在所述自动测试综合步骤中，借用自动测试综合工具生成多个触发器链（401），每个所述触发器链（401）分别包括连接成串行移位模式的多个通用触发器（402），多个所述触发器链（401）通过直接内存访问单元与内存（405）相连接。

6.根据权利要求5所述的方法，其特征在于，在所述主电源关闭之前，所述触发器链（401）通过移位输出方式将所有通用触发器（402）中的内容送出并直接写到所述内存（405）里。

7.根据权利要求6所述的方法，其特征在于，在所述主电源恢复之后，所述内存（405）将其中的内容读出，重新移位填充所有通用触发器（402），使其恢复失电前的内容。

8.根据权利要求5所述的方法，其特征在于，所述组合电路（403）包括与门电路、或门电路、非门电路、与非门电路以及异或门电路中的一种或者多种。

9.根据权利要求5所述的方法，其特征在于，所述处理器芯片适用于110nm～180nm之间的工艺。