[发明专利]静态随机存储器之写入冗余度改善的方法

权利要求书

1.一种静态随机存储器之写入冗余度改善的方法，其特征在于，所述方法包括：

执行步骤S1：提供硅基衬底，并在所述硅基衬底内形成所述浅沟槽隔离；

执行步骤S2：在所述浅沟槽隔离之间间隔形成所述NMOS器件和所述作为上拉晶体管的PMOS器件；

执行步骤S3：在所述NMOS器件之源极区和漏极区，以及所述作为上拉晶体管的PMOS器件之源极区和漏极区进行源漏注入后，并在所述NMOS器件和所述作为上拉晶体管的PMOS器件之异于所述硅基衬底一侧沉积所述氮化硅保护层；

执行步骤S4：对所述NMOS器件和所述作为上拉晶体管的PMOS器件进行源漏退火工艺；

执行步骤S5：刻蚀除去所述氮化硅保护层。

2.如权利要求1所述的静态随机存储器之写入冗余度改善的方法，其特征在于，在制备所述应力记忆效应工艺光刻版时，使得所述上拉晶体管之PMOS器件区域不被打开，而与所述NMOS器件一样被覆盖，所述上拉晶体管区域的氮化硅保护层不被刻蚀除去。

3.如权利要求1所述的静态随机存储器之写入冗余度改善的方法，其特征在于，对所述NMOS器件和所述PMOS器件进行源漏退火工艺，在所述氮化硅保护层、所述NMOS器件之多晶硅栅和侧壁、所述作为上拉晶体管的PMOS器件之多晶硅栅和侧壁之间产生热应力和内应力效应。

4.如权利要求3所述的静态随机存储器之写入冗余度改善的方法，其特征在于，所述应力效应记忆在所述NMOS器件之多晶硅栅与所述作为上拉晶体管的PMOS器件之多晶硅栅中，所述应力方向垂直于所述静态随机存储器表面。

5.如权利要求4所述的静态随机存储器之写入冗余度改善的方法，其特征在于，刻蚀除去所述氮化硅保护层时，所述应力效应记忆在所述NMOS器件之多晶硅栅与所述作为上拉晶体管的PMOS器件之多晶硅栅中，并传导至所述CMOS半导体器件的沟道中。

6.如权利要求4所述的静态随机存储器之写入冗余度改善的方法，其特征在于，传导至所述CMOS半导体器件沟道中的所述应力为垂直于所述静态随机存储器表面的压应力和沿器件沟道方向的张应力。

7.如权利要求4所述的静态随机存储器之写入冗余度改善的方法，其特征在于，记忆在所述NMOS器件之多晶硅栅与所述作为上拉晶体管的PMOS器件之多晶硅栅中，并传导至所述CMOS半导体器件沟道中的应力效应，将提高所述NMOS器件的电子迁移率。

8.如权利要求4所述的静态随机存储器之写入冗余度改善的方法，其特征在于，记忆在所述NMOS器件之多晶硅栅与所述作为上拉晶体管的PMOS器件之多晶硅栅中，并传导至所述CMOS半导体器件沟道中的应力效应，将降低所述作为上拉晶体管的PMOS器件的载流子迁移率，增大所述上拉晶体管的等效电阻，提高所述静态随机存储器之写入冗余度。