[发明专利]半导体装置的数据写入电路

权利要求书

1.一种半导体装置的数据写入电路，包括：

数据路径；

数据选通信号路径；以及

控制块，所述控制块被配置为：在调节操作中，根据通过所述数据路径的信号与通过所述数据选通信号路径的信号之间的相位差来改变所述数据路径的延迟时间，其中，所述数据路径和所述数据选通信号路径接收同一信号。

2.如权利要求1所述的数据写入电路，还包括：

数据锁存器块，所述数据锁存器块被配置为响应于通过所述数据选通信号路径的信号而锁存通过所述数据路径的信号。

3.如权利要求2所述的数据写入电路，其中，所述控制块被配置为利用将信号锁存在所述数据锁存器块中的结果来确定通过所述数据路径的信号与通过所述数据选通信号路径的信号之间的相位差。

4.如权利要求1所述的数据写入电路，其中，所述数据路径包括：

DQ焊盘；

缓冲器，所述缓冲器被配置为缓冲经由所述DQ焊盘输入的信号；以及

可变延迟单元，所述可变延迟单元被配置为在所述控制块的控制下将通过所述缓冲器的信号延迟改变的延迟时间，并且输出所得信号。

5.如权利要求1所述的数据写入电路，其中，所述数据选通信号路径包括：

DQS焊盘；以及

缓冲器，所述缓冲器被配置为缓冲经由所述DQS焊盘输入的信号。

6.一种半导体装置的数据写入电路，包括：

数据路径，所述数据路径被配置为接收模式信号并且产生第一延迟模式信号；

数据选通信号路径，所述数据选通信号路径被配置为接收所述模式信号并且产生第二延迟模式信号；

数据锁存器块，所述数据锁存器块被配置为响应于所述第二延迟模式信号而锁存所述第一延迟模式信号，并且输出所得信号；以及

控制块，所述控制块被配置为产生所述模式信号，并且根据将所述数据锁存器块的锁存信号的相位与所述模式信号的相位比较的结果来改变所述数据路径的延迟时间。

7.如权利要求6所述的数据写入电路，其中，所述数据路径包括：

DQ焊盘；

缓冲器，所述缓冲器被配置为缓冲经由所述DQ焊盘输入的信号；

多路复用器，所述多路复用器被配置为选择性地输出所述缓冲器的输出信号或输出所述模式信号；以及

可变延迟单元，所述可变延迟单元被配置为在所述控制块的控制下将所述多路复用器的输出信号延迟改变的延迟时间，并且输出所得信号。

8.如权利要求6所述的数据写入电路，还包括：

多个数据路径，每个数据路径包括：

DQ焊盘；

缓冲器，所述缓冲器被配置为缓冲经由所述DQ焊盘输入的信号；

多路复用器，所述多路复用器被配置为选择性地输出所述缓冲器的输出信号；以及

可变延迟单元，所述可变延迟单元被配置为在所述控制块的控制下将所述多路复用器的输出信号延迟改变的延迟时间，并且输出所得信号。

9.如权利要求6所述的数据写入电路，其中，所述数据选通信号路径包括：

DQS焊盘；

缓冲器，所述缓冲器被配置为缓冲经由所述DQS焊盘输入的信号；以及

多路复用器，所述多路复用器被配置为选择性地输出所述缓冲器的输出信号或输出所述模式信号。

10.如权利要求6所述的数据写入电路，还包括另一个数据选通信号路径，所述另一个数据选通信号路径包括：

DQS焊盘；

缓冲器，所述缓冲器被配置为缓冲经由所述DQS焊盘输入的信号；

多路复用器，所述多路复用器被配置为选择性地输出所述缓冲器的输出信号或输出所述模式信号；

其中，所述另一个数据选通信号路径的多路复用器被配置用于使所述另一个数据选通信号路径与所述数据选通信号路径具有相同的延迟。

11.如权利要求6所述的数据写入电路，其中，所述控制块包括：

模式信号发生单元，所述模式信号发生单元被配置为利用时钟信号而产生所述模式信号；

调节单元，所述调节单元被配置为将所述数据锁存器块的锁存信号的相位与所述模式信号的相位进行比较，并且改变所述数据路径的延迟时间。