[发明专利]半导体器件及其制造方法

说明书

技术领域

这里描述的一个或多个实施例涉及半导体器件。

背景技术

为了利用按比例缩小技术来增加半导体器件的密度，已经进行了多种尝试。一种按比例缩小技术包括形成环栅结构（gate-all-around structure），其中在基板上栅极形成为围绕纳米线。由于环栅结构利用三维的沟道，所以能够容易地进行按比例缩小并且能够改善电流控制而没有增加栅极的长度。此外，能够有效地抑制短沟道效应（SCE），其中沟道区的电势受到漏电压的影响。

发明内容

实施例涉及具有不同的阈值电压、减小的寄生电容和/或应力结构的半导体器件以及制造该半导体器件的方法。

根据一个实施例，半导体器件包括：基板，包括彼此分离的第一区域和第二区域；基板上的结构，该结构具有至少一个牺牲层和至少一个有源层；在第一区域中包括第一纳米线的第一环栅器件；以及在第二区域中包括第二纳米线的第二环栅器件。第一纳米线可以处于与第二区域中的有源层基本上相同的水平面处，第二纳米线可以处于与第一纳米线的水平面不同的水平面处。第一环栅器件的阈值电压可以基于第二区域中的有源层的厚度。此外，第一环栅器件的第一阈值电压可以不同于第二环栅器件的第二阈值电压，第二纳米线可以在第二区域中的有源层上。

此外，第一纳米线可以在第一区域中的有源层上，第二纳米线可以在第二区域中的有源层上，第二区域中的有源层可以比第一区域中的有源层高。第二区域可以不包括在第一区域中的有源层的水平面上的纳米线。

此外，第一区域中的有源层的厚度可以不同于第二区域中的有源层的厚度。第一纳米线的厚度可以基本上等于第二区域中的有源层的厚度，和/或第一纳米线的厚度不同于第二纳米线的厚度。

此外，第一环栅器件的第一栅极和第二环栅器件的第二栅极彼此分离。第一环栅器件的源/漏区域可以升高或嵌入的源/漏区域。有源层可以包括Si，牺牲层包括SiGe。

此外，基板可以包括第三区域，包括第三纳米线的第三环栅器件可以在第三区域中，第三纳米线可以在第三区域中的有源层上，第三区域中的有源层处于与第二区域中的有源层不同的水平面处。第一、第二和第三区域中的有源层可以具有不同的宽度并且可以堆叠在基板上。第一、第二或第三区域中的一个中的至少一个有源层可以不被包括在第一、第二或第三区域中的另一个中。

此外，第二区域可以具有邻近第二纳米线的另一纳米线，第二环栅器件的栅极可以施加相同的信号到第二纳米线和第二区域中的另一纳米线。此外，应力层可以被包括在第一环栅器件上。

根据另一实施例，半导体器件包括具有顺序地形成在基板上的第一牺牲层、第一有源层、第二牺牲层和第二有源层的结构。第一有源层的第一宽度可以大于第二有源层的第二宽度，使得第一有源层相对于第二有源层朝向一侧突出。第一环栅器件可以在第一有源层的突出部分上并且可以包括第一纳米线。第一纳米线的厚度可以基本上等于第二有源层的厚度。

此外，第二环栅器件可以位于第二有源层上并且可以包括第二纳米线。第一环栅器件的第一阈值电压可以不同于第二环栅器件的第二阈值电压。第一纳米线的第一厚度可以不同于第二纳米线的第二厚度。

此外，第一环栅器件的第一栅极与第二环栅器件的第二栅极分离。有源层可以包括Si，牺牲层包括SiGe。此外，第一环栅器件的源/漏区域可以是升高的源/漏区域。

根据另一个实施例，一种半导体器件包括：基板上的结构，该结构包括交替地堆叠在彼此上的多个牺牲层和多个有源层，牺牲层具有不同的宽度并且有源层具有不同的宽度，从而在基板上形成多个台阶层；以及在该结构上的多个环栅器件，其中多个环栅器件设置在多个台阶层中的相应台阶层上。多个环栅器件可以具有不同厚度的多个纳米线，多个环栅器件的每个可以具有不同的阈值电压。

根据另一个实施例，一种半导体器件包括：在基板上的牺牲层；在牺牲层上的有源层；在有源层上的绝缘层；在绝缘层上的纳米线；以及在绝缘层上以围绕纳米线的栅极，其中纳米线和有源层具有不同的宽度和不同的厚度。

附图说明

通过参照附图详细描述示例性实施例，特征将对于本领域普通技术人员变得明显，附图中：

图1示出半导体器件的第一实施例；

图2示出沿图1的线A-A和B-B截取的截面图；

图3示出半导体器件的第二实施例；

图4示出沿图3的线A-A、B-B和C-C截取的截面图；

图5示出半导体器件的第三实施例；

图6示出半导体器件的第四实施例；