[发明专利]制作高均匀度栅极线条的方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种制作高均匀度栅极线条的方法。

背景技术

随着半导体芯片的集成度不断提高，晶体管的特征尺寸不断缩小，对光刻工艺的挑战越来越大。传统的光刻工艺通常采用以高分子材料为主体的有机抗反射薄膜（bottom anti-reflective coating,BARC）来提高光刻工艺的能力。图1A是衬底硅片1、有机抗反射薄膜2、和光刻胶3的结构图示。有机抗反射薄膜还可以扩大刻蚀工艺的可调适范围，提高刻蚀后图形结构的均匀度。

在进入45纳米技术节点之后，以传统高分子材料为主体的有机抗反射薄膜越来越难以满足光刻工艺和刻蚀后图形结构均匀度的要求。新的替代材料包括旋涂碳和利用等离子增强化学气相沉积（plasma enhanced chemical vapor deposition,PECVD）方法制作的无定形碳薄膜。与无定形碳工艺相比，旋涂碳不需要额外的机台，具有低成本、成膜速度快、平滑凹凸衬底能力强等优点。通常采用旋涂碳薄膜21和旋涂含硅硬掩模薄膜22搭配替代传统的有机抗反射薄膜2(图1B)。旋涂碳薄膜21和旋涂含硅硬掩模薄膜22的搭配具有较低反射率和改善刻蚀后线条边缘粗糙度（line-edge roughness,LER）的优点，很好地满足光刻工艺和刻蚀后图形结构均匀度的要求。

栅极线宽是半导体器件的主要参数之一。减小线宽可以提高集成度以及减小器件尺寸。制作小线宽栅极的光刻工艺会产生线端收缩（line-end shortening）。图2A图示了栅极线条图形的线端收缩A。栅极线宽越小，线端收缩越A严重。传统的方法是在光掩模上进行光学临近效应修正（optical proximity correction,OPC）来矫正线端收缩（图2B）。当线端收缩太严重，所需光学临近效应修正的修正量太大，以至于在光掩模上相邻两个线端图形形成重叠，导致光学临近效应修正方法失效。在这种情况下，就不得不增加一步线端切割工艺（line-end cut）。栅极线端切割工艺是在形成重叠线端的栅极线条之后，通过利用切割掩模版B增加的线端切割光刻和线端切割刻蚀工艺来切断重叠的相邻两个线端（图2C）。

在器件尺寸微缩进入到32纳米技术节点后，单次光刻曝光无法满足制作密集线阵列图形所需的分辨率。双重图形(double patterning)成形技术作为解决这个技术难题的主要方法被大量研究并被广泛应用于制作32纳米以下技术节点的密集线阵列图形。图3A–图3E图示了双重图形成形技术制作密集线阵列图形的过程。在需要制作密集线阵列图形的衬底硅片1上，沉积衬底膜9和硬掩膜10，然后涂布第一光刻胶3(图3A)，曝光、显影、刻蚀后，在硬掩膜10中形成第一光刻图形11(图3B)，其线条和沟槽的特征尺寸比例为1:3。在此硅片上涂布第二光刻胶(5)(图3C)，曝光和显影后在第二光刻胶5膜中形成第二光刻图形12(图3D)，其线条和沟槽的特征尺寸比例也是1:3，但其位置与第一光刻图形11交错。继续刻蚀在衬底硅片上形成与第一光刻图形11交错的第二光刻图形12(图3E)。第一光刻图形11与第二光刻图形12的组合组成了目标线条和沟槽特征尺寸比例为1:1的密集线阵列图形。

双重图形成形技术需要两次光刻和刻蚀，即光刻—刻蚀—光刻—刻蚀。其成本远远大于传统的单次曝光成形技术。降低双重图形成形技术的成本成为新技术开发的方向之一。在第一光刻图形(11)显影之后，在同一显影机台内，在第一光刻胶(3)上涂布凝固材料固化第一光刻胶(3)中第一光刻图形(11)的方法。采用此方法后的双重图形成形工艺过程为光刻(显影固化)—光刻—刻蚀。省略了原工艺中的第一刻蚀步骤，从而有效地降低了双重图形成形技术的成本。这种方法也称作双重曝光技术(double exposure)。

极小线宽栅极的制作过程包括栅极线条光刻—栅极线条刻蚀—栅极线端切割光刻—栅极线端切割刻蚀等步骤。

但是上述方案的过程比较复杂，产能低成本高，并且均匀性有限。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够简化极小线宽栅极线条的制作工艺，提高产能和减少制作成本，提高光刻工艺能力并且可以满足刻蚀后图形结构均匀度的要求的方法。

根据本发明，提供了一种制作高均匀度栅极线条的方法，其包括：

第一步骤：在衬底硅片上依次直接沉积多晶硅薄膜，然后依次直接涂布旋涂碳薄膜以及第一光刻胶；

第二步骤：执行曝光和显影以便在第一光刻胶膜中形成第一栅极线条的结构；