[发明专利]侧墙结构及其形成方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种侧墙结构及其形成方法。

背景技术

随着半导体器件特征尺寸的持续降低，在相同区域中形成的器件数量增加，进而导致半导体器件之间或者栅极与连接线之间的电容越来越大。通常情况下，半导体器件反应速度主要是由栅延时(Gate Delay)和信号的传播延时(Propagation Delay)决定的，所述传播延时又称为RC延时，R是金属导线的电阻，C是内部电介质层形成的电容。当电容越来越大时，半导体器件的延时较长，也就是半导体器件反应速度降低，同时，电容越大还会造成半导体器件电压的损耗越大。

请参考图1，现有技术中半导体器件结构包括：半导体衬底10；依次形成在半导体衬底10表面的栅氧化层20以及栅极30；形成于所述栅氧化层20以及栅极30两侧的侧墙40。

其中，所述侧墙40的材质通常为氮化硅，其k值较高，随着半导体器件的密度越来越高，半导体器件之间或者栅极与连接线之间的电容将越来越大，那么如何才能降低电容，提高半导体器件的反应速度，减少电压的损耗便成为本领域技术人员急需解决的技术问题。

发明内容

本发明的目的在于提供一种侧墙结构及其形成方法，能够降低半导体器件之间或者栅极与连接线之间的电容。

为了实现上述目的，本发明提出一种侧墙的形成方法，包括步骤：

提供半导体衬底，所述半导体衬底上依次形成有栅介质层和栅极；

在所述栅介质层和栅极的两侧形成至少一个组合侧墙，每一所述组合侧墙均包括一第一侧墙和一第二侧墙，所述第二侧墙位于所述第一侧墙之间；

刻蚀去除所述第二侧墙，使所述第一侧墙之间出现空隙。

进一步的，在所述侧墙的形成方法中，所述组合侧墙的个数为1～10个。

进一步的，在所述侧墙的形成方法中，所述第一侧墙的材质为氮化硅。

进一步的，在所述侧墙的形成方法中，所述第一侧墙的厚度范围是10埃～200埃。

进一步的，在所述侧墙的形成方法中，所述第二侧墙的材质为锗硅。

进一步的，在所述侧墙的形成方法中，所述锗硅的锗原子占10%～90%。

进一步的，在所述侧墙的形成方法中，所述第二侧墙的厚度范围是10埃～200埃。

进一步的，在所述侧墙的形成方法中，刻蚀去除所述第二侧墙使用的气体为HCl、HBr、Cl₂或Br₂中的一种或多种。

进一步的，在所述侧墙的形成方法中，在刻蚀去除所述第二侧墙之后，在所述组合侧墙以及半导体衬底表面形成层间介质层。

进一步的，在所述侧墙的形成方法中，所述半导体衬底的材质为硅。

进一步的，本发明还提出一种侧墙结构，采用如上文所述的任意一种方法形成，所述侧墙结构包括：

半导体衬底；依次形成在所述半导体衬底上的栅介质层和栅极；形成在所述栅介质层和栅极两侧的多个第一侧墙，所述第一侧墙之间形成有空隙。

与现有技术相比，本发明的有益效果主要体现在：在所述栅介质层和栅极的两侧形成多个组合侧墙，所述组合侧墙包括第一侧墙和第二侧墙；接着去除所述第二侧墙，使两个相邻的第一侧墙之间存在空隙，可以降低栅极与其他半导体器件或金属连接线之间的电容，从而提高半导体器件的反应速度，减少电压的损耗。

附图说明

图1为现有技术中半导体器件的结构剖面示意图；

图2为本发明一实施例中侧墙形成方法的流程图；

图3-图7为本发明一实施例中侧墙形成过程中的结构剖面示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的侧墙结构及其形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参考图2，在本实施例中，提出一种侧墙的形成方法，包括步骤：

S100：提供半导体衬底100，所述半导体衬底100上依次形成有栅介质层200和栅极300，如图3所示；

其中，所述半导体衬底可以为单晶硅、多晶硅或绝缘体上硅；所述栅介质层200的材质为二氧化硅；所述栅极300可以为多晶硅栅极或金属栅极。

S200：在所述栅介质层200和栅极300的两侧形成至少一个组合侧墙，每一组所述组合侧墙均包括第一侧墙400和第二侧墙500，所述第二侧墙500位于所述第一侧墙400之间；