[发明专利]半导体器件的制备方法

说明书

技术领域

本发明涉及半导体制造领域，特别是涉及一种半导体器件的制备方法。

背景技术

通常，用于存储数据的快闪存储器分为易失性存储器和非易失性存储器，易失性存储器易于在电源中断时丢失其数据，而非易失性存储器即使在供电电源关闭后，仍能保持片内信息。与其它的非易失性存储技术(例如，磁盘驱动器)相比，非易失性存储器具有成本低、密度大的特点。因此，非易失性存储器已广泛应用于各个领域，包括嵌入式系统，如PC及外设、电信交换机、蜂窝电话、网络互联设备、仪器仪表和汽车器件，同时还包括新兴的语音、图像、数据存储类产品，如数字相机、数字录音机和个人数字助理。

在现有的快闪存储器的制备包括以下步骤，首先，图图1所示，提供基底100，所述基底100上具有一栅极层110；

然后，对所述栅极层110进行离子注入工艺，以形成掺杂栅极层110’，如图2所示，其中，在离子注入工艺中，掺杂栅极层110’的表面会受到损伤；

接着，进行热退火工艺，由于热退火工艺中的高温，使得在受损伤的掺杂栅极层110’表面形成一些缺陷源111，如图3所示，缺陷源111无法通过现有的在线(inline)检测手段检测出来；

之后，选择性去除所述掺杂栅极层110，以形成栅极110A，如图4所示。但是，在此过程中，由于缺陷源111无法被去除掉，所以，缺陷源111下方的掺杂栅极层110’亦会保留，从而形成。

由于在现有技术的快闪存储器中，缺陷源111无法通过现有的在线(inline)检测手段检测出来，只有当形成针形缺陷110B之后才会被检测出来，如图6所示，图5为扫面电子显微镜图片，由于针形缺陷110B的存在会使得快闪存储器漏电，影响良率。

因此，如何提供一种半导体器件的制备方法，能够减少或避免针形缺陷的形成，已成为本领域技术人员需要解决的问题。

发明内容

本发明的目的在于，提供一种半导体器件的制备方法，能够减少或避免针形缺陷的形成，从而提高良率。

为解决上述技术问题，本发明提供一种半导体器件的制备方法，包括：

提供基底，所述基底上具有一栅极层；

对所述栅极层进行离子注入工艺，以形成掺杂栅极层；

在所述掺杂栅极层上制备一保护层；

进行热退火工艺；

去除所述保护层，以露出所述掺杂栅极层。

进一步的，在去除所述保护层步骤之后，还包括：选择性去除所述掺杂栅极层。

进一步的，在去除所述保护层步骤和选择性去除所述掺杂栅极层之间，还包括：在所述掺杂栅极层上制备一抗反射层。

进一步的，通过高温氧化物沉积技术在所述掺杂栅极层上制备一抗反射层。

进一步的，所述保护层的材料为氮化硅、氧化硅、氮氧化硅或有机物中的一种或几种的组合。

进一步的，所述保护层的厚度为5nm～1μm。

进一步的，采用湿法刻蚀工艺去除所述保护层。

进一步的，所述热退火工艺为快速热退火工艺，所述快速热退火工艺的温度为800℃～1400℃。

进一步的，所述离子注入工艺的注入元素为磷元素。

进一步的，所述栅极层的材料为多晶硅。

与现有技术相比，本发明提供的半导体器件的制备方法具有以下优点：

本发明提供的半导体器件的制备方法，在进行热退火工艺步骤之前，在所述掺杂栅极层上制备一保护层，在进行热退火工艺步骤之后，去除所述保护层，与现有技术相比，在进行热退火工艺的过程中，所述保护层保护所述掺杂栅极层的表面，防止针形缺陷的产生，从而避免快闪存储器漏电，提高良率。

附图说明

图1-图4为现有技术中半导体器件的制备方法的示意图；

图5为现有技术中针形缺陷的扫面电子显微镜图片；

图6为本发明一实施例中半导体器件的制备方法的流程图；

图7-图12为本发明一实施例中半导体器件的制备方法的示意图。

具体实施方式

下面将结合示意图对本发明的半导体器件的制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。