[发明专利]一种肖特基二极管的制造工艺方法

说明书

技术领域

本发明涉及半导体集成电路制造工艺，尤其涉及一种肖特基二极管的制造工艺方法。

背景技术

沟槽MOS型肖特基二极管因为其正向导通电阻小，反向偏压漏电小的特性，被广泛应用在整流器等电力器件中。现有的工艺流程如图1A到图1H所示，采用如下步骤：（1）如图1A所示，在N+硅基片101上使用外延的方法生长一层N-外延层102。用化学气相沉积工艺生长一层硬掩膜层二氧化硅103，厚度在然后光刻和干法刻蚀该硬掩膜层二氧化硅103，去胶，干法刻蚀形成硅沟槽的图形。（2）如图1B所示，用湿法刻蚀去除该硬掩膜层二氧化硅103，可以使用BOE等刻蚀二氧化硅的药液。（3）如图1C所示，使用热氧化法生长一层栅极氧化膜105，因为这层氧化膜和器件的反向耐压有直接关系，所以要选用氧化膜质量较好的热氧化法，厚度一般在之间。（4）如图1D所示，用化学气相沉积法填充多晶硅106。（5）如图1E所示，干法刻蚀多晶硅106，在非沟槽区域，刻蚀停止在栅极氧化膜105上，在沟槽区域，多晶硅在沟槽内有的刻蚀量。（6）如图1F所示，用化学气相沉积法沉积接触孔（Contact）介质膜107，一般这层介质膜是掺杂硼或者是磷的氧化膜，用于吸收金属离子等杂质，厚度在之间。（7）如图1G所示，光刻工艺定义出需要刻蚀的区域，用干法或者湿法刻蚀定义出接触孔区域，因为栅极氧化膜105和接触孔介质膜107没有选择比，同时接触孔刻蚀要保证一定的过刻蚀量以保证没有氧化膜残留，所以在硅片表面栅极氧化膜区域形成一个凹形的沟槽，这个凹槽介于N-外延层102和硅沟槽内填充的多晶硅106之间。（8）如图1H所示，用化学气相沉积（CVD）或者物理气相沉积（PVD）方法沉积一层金属阻障层110和金属阳极108，最后在N+硅基片101背面形成金属阴极109。因为前面提到的凹槽的存在，金属会填充在凹槽中，在沟槽之间的硅平台边缘会形成尖锐的半导体和金属接触，造成一定程度的漏电问题。

发明内容

本发明解决的技术问题是提供一种肖特基二极管的制造工艺方法，解决现有工艺在接触孔刻蚀过程中沟槽栅极氧化膜在沟槽顶部的凹槽会导致沟槽MOS型肖特基二极管器件的漏电增大和BV电压偏低的问题。

为解决上述技术问题，本发明提供一种肖特基二极管的制造工艺方法，包括如下工艺步骤：

（1）准备N+硅基片，在N+硅基片正面生长N-外延层；N-外延层上面生长非掺杂的氧化硅，在非掺杂的氧化硅上方淀积氮化硅硬掩膜层，并进行图形化工艺，干法刻蚀氮化硅硬掩膜层，刻蚀后形成底部斜切口形状；

（2）去除光刻胶后，再通过干法刻蚀刻蚀出深沟槽，N-外延层上形成了规律排列的沟槽；

（3）热氧化法生长栅极氧化膜；

（4）沟槽中填充多晶硅；

（5）以氮化硅硬掩膜层作为刻蚀停止层回刻多晶硅，将氮化硅硬掩膜层上方的多晶硅全部去除掉，沟槽内多晶硅刻蚀到氮化硅硬掩膜层的2/3处；

（6）去除氮化硅硬掩膜层，刻蚀停止在栅极氧化膜上，由于多晶硅回刻刻蚀到氮化硅硬掩膜层2/3处，去除氮化硅硬掩膜层后剩余多晶硅形貌呈T型；

（7）在N+硅基片正面沉积一层接触孔介质膜；

（8）刻蚀接触孔介质膜，停止在N-外延层上，T型多晶硅之下的栅极氧化膜得以保留，形成U形的栅极氧化膜；

（9）在N+硅基片正面淀积金属阳极，在N+硅基片背面淀积金属阴极。

进一步地，步骤（1）中，所述N-外延层的厚度在5-10μm，掺杂浓度在1E12到1E15cm^-3之间。

进一步地，步骤（1）中，所述的非掺杂的氧化硅采用热氧化法或常压化学气相沉积法生长，其厚度在之间；所述氮化硅硬掩膜层采用化学气相沉积法淀积，其厚度在之间。

进一步地，步骤（1）中，所述氮化硅硬掩膜层的干法刻蚀采用双功率源刻蚀设备，包含上部电源功率和偏转功率；所述干法刻蚀分前段刻蚀和后段刻蚀，具体刻蚀参数设置为：前段刻蚀中，腔体压力为10～50毫托，上部电源功率为300～850W，偏转功率为55～250W，碳氟系气体流量为50～250sccm；后段刻蚀的刻蚀参数：压力为40～100毫托，上部电源功率为600～900W，偏转功率为40～100W，碳氟系气体流量为10～300sccm。

进一步地，步骤（2）中，所述沟槽的深度在1μm-4μm之间。

进一步地，步骤（3）中，所述栅极氧化膜的厚度在

进一步地，步骤（6）中，所述去除氮化硅硬掩膜层采用湿法刻蚀，湿法药液是热磷酸。