[发明专利]隔离结构的形成方法

说明书

技术领域

本发明涉及半导体工艺技术领域，尤其是涉及一种隔离结构的形成方法。

背景技术

随着半导体制造技术的不断发展，半导体器件的尺寸越来越小，集成度越来越高。半导体器件的隔离技术也由原来的硅局部氧化隔离(Local Oxidation of Silicon，LOCOS)发展到浅沟槽隔离(Shallow Trench Isolation，STI)。

浅沟槽隔离结构通常通过在半导体衬底上形成沟槽，并向沟槽中填充绝缘材料形成。随着晶圆工艺线宽的不断缩小，浅沟槽隔离结构的深宽比不断增大，现有隔离结构的形成方法在填充沟槽过程中，会在所填充的绝缘材料内部形成孔洞（void），例如图1所示，半导体衬底10中具有绝缘材料11，绝缘材料11内存在孔洞111。绝缘材料11内存在孔洞111会对浅沟槽隔离结构的隔离性能造成不利影响。更多浅沟槽隔离结构的形成方法请参考公开号为CN101740457A（2010年6月16日公开）的中国专利申请。

因此，亟需一种新的隔离结构的形成方法，以解决现有的绝缘材料内部形成孔洞的问题。

发明内容

本发明解决的问题是提供一种隔离结构的形成方法，以防止在绝缘材料内部形成孔洞，从而提高浅沟槽隔离结构的隔离性能。

为解决上述问题，本发明提供一种隔离结构的形成方法，包括：

提供半导体衬底，所述半导体衬底具有沟槽；

向所述沟槽填充第一绝缘层，所述第一绝缘层内具有孔洞；

采用干法刻蚀工艺蚀刻所述第一绝缘层直至所述孔洞顶部打开；

向所述沟槽填充满第二绝缘层。

可选的，采用高密度等离子体化学气相沉积工艺向所述沟槽填充所述第一绝缘层，采用高密度等离子体化学气相沉积工艺向所述沟槽填充满所述第二绝缘层。

可选的，所述高密度等离子体化学气相沉积工艺采用的气体包括SiH₄和O₂，所述SiH₄的流量范围包括5sccm～300sccm，所述O₂的流量范围包括5sccm～500sccm，所述高密度等离子体化学气相沉积工艺采用的温度范围包括300℃～800℃，采用的压力范围包括0～50mTorr，采用的射频功率范围包括100W～5000W。

可选的，所述干法刻蚀工艺采用的气体包括C₄F₈、C₅F₈和C₄F₆中的一种或者多种的任意组合，所述气体流量范围包括1sccm～400sccm，所述干法刻蚀工艺采用的温度范围包括0℃～150℃，采用的压力范围包括1mTorr～500mTorr，采用的射频功率范围包括100W～5000W。

可选的，向所述沟槽填充所述第一绝缘层时，所述第一绝缘层填充满所述沟槽。

可选的，向所述沟槽填充所述第一绝缘层时，出现所述孔洞即停止填充。

可选的，在采用所述干法刻蚀工艺蚀刻所述第一绝缘层之后，且在向所述沟槽填充满所述第二绝缘层之前，所述形成方法还包括：进行清洗处理。

可选的，所述清洗处理采用浓度范围包括0.5%～2%的NH₄OH溶液或者NH₄OH:H₂O₂:H₂O等于1:2:40的溶液进行清洗，所述清洗处理的温度范围包括30℃～60℃。

可选的，在进行所述清洗处理之后，且在向所述沟槽填充满所述第二绝缘层之前，所述隔离结构的形成方法还包括：进行干燥处理，所述干燥处理采用异丙醇法进行干燥，所述干燥处理的温度范围包括20℃～30℃，干燥时间大于2min。

可选的，在向所述沟槽填充满所述第二绝缘层之后，所述隔离结构的形成方法还包括：对所述第二绝缘层进行平坦化处理。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案所提供的隔离结构的形成方法中，先在沟槽中填充第一绝缘层，所述第一绝缘层内具有孔洞，然后采用干法刻蚀工艺蚀刻所述第一绝缘层直至所述孔洞顶部打开，再向所述沟槽填充满第二绝缘层，从而消除了绝缘材料内部的孔洞，提高了所形成的隔离结构的隔离性能。

进一步，采用高密度等离子体化学气相沉积工艺向所述沟槽填充所述第一绝缘层，采用高密度等离子体化学气相沉积工艺向所述沟槽填充满所述第二绝缘层，使所述第一绝缘层和所述第二绝缘层更好地填充所述沟槽。