[发明专利]深沟槽填充结构及其制作方法

说明书

技术领域

本发明涉及半导体制造领域，具体涉及一种深沟槽填充结构及其制作方法。

背景技术

绝缘体上硅（Silicon On Insulator，SOI）技术是在顶层半导体和衬底之间形成一层埋氧化层。使用绝缘体上硅结构的集成电路元件与传统集成电路元件相比，具有集成密度高、速度快、短沟道效应小、功耗低的特点，同时还可以避免体硅结构中的闩锁效应，是半导体技术发展的主流工艺。

参考图1，示出了现有技术一种SOI作为基底的RF传输线简单等效模型示意图。等效模型2采用SOI作为基底，输入信号为一较大振幅的射频信号1时，所述SOI结构的元件的传导特性受所述射频信号的影响，容易输出一失真的输出信号3。

如何减小输出信号的失真是本领域技术人员亟待解决的技术问题之一。

发明内容

本发明解决的技术问题是提供一种深沟槽填充结构及其制作方法，能够减少输入射频信号对绝缘体上硅带来的影响，以改善输出信号失真的问题。

为了解决所述技术问题，本发明提供一种深沟槽填充结构的制作方法，包括：

提供衬底；

形成依次位于所述衬底上的埋氧层和半导体层；

在所述埋氧层和所述半导体层的侧壁上形成侧墙；

以所述侧墙为掩模，沿所述衬底方向去除与所述埋氧层相接触的部分衬底材料，形成由剩余衬底、所述埋氧层以及所述侧墙围成的沟槽；

在所述沟槽中形成本征半导体层；

在形成有所述本征半导体层的所述沟槽中形成隔离结构。

可选的，所述衬底为硅衬底，所述半导体层为P型硅层，所述本征半导体层为多晶硅，所述埋氧层的材料为氧化硅，所述侧墙的材料为氧化硅。

可选的，所述侧墙沿衬底方向的厚度在300～500埃的范围内。

可选的，沿衬底方向去除与所述埋氧层相接触的部分衬底材料，形成沟槽的步骤包括：使剩余衬底的宽度小于所述半导体层的宽度。

可选的，沿衬底方向去除与所述埋氧层相接触的部分衬底材料，形成沟槽的步骤包括：使所述沟槽沿衬底方向的深度小于所述半导体层宽度的二分之一。

可选的，沿衬底方向去除与所述埋氧层相接触的部分衬底材料，形成沟槽的步骤包括：通过湿法蚀刻去除部分衬底材料。

可选的，所述衬底的材料为半导体，所述湿法蚀刻的蚀刻剂为氢氧化钾或者四甲基氢氧化铵溶液。

可选的，所述隔离结构的材料为氧化硅，在所述本征半导体层和所述埋氧层侧壁上形成隔离结构的步骤包括：通过高密度等离子体沉积的方式形成所述隔离结构，以填充所述形成有本征半导体层的沟槽。

可选的，在形成隔离结构后，还包括通过化学机械抛光去除多余的本征半导体层材料和多余的隔离结构材料。

相应地，本发明还提供一种深沟槽填充结构，包括：

衬底；

依次位于所述衬底上的埋氧层、半导体层；

所述衬底的侧壁开设有延伸至所述半导体层下方的沟槽，所述沟槽内设置有本征半导体层。

与现有技术相比，本发明的技术方案具有以下优点：

在衬底和埋氧层之间设置本征半导体层，所述本征半导体层起到陷阱层（trap rich layer）的作用，从而可以限制自由载流子的移动，即使在输入射频信号振幅较大时，由于自由载流子可以处于所述陷阱层中，因此所述较大振幅的射频信号也不会明显改变深沟槽填充结构中衬底的性质，从而减小输出信号的失真，进而提高了采用本发明深沟槽填充结构的半导体器件的射频特性。

另外，形成的本征半导体层沿衬底方向的深度小于半导体层宽度的二分之一，在保证所述本征半导体层能够限制自由载流子的移动的同时，也不会因过多使用本征半导体材料而大幅增加生产成本。

附图说明

图1是现有技术一种SOI作为基底的RF传输线简单等效模型示意图；

图2是本发明深沟槽填充结构制作方法一实施例的流程示意图；

图3至图6是本发明深沟槽填充结构的制作方法一实施例形成的深沟槽填充结构的示意图；

图7是本发明深沟槽填充结构的制作方法形成的沟槽填充结构的俯视图；

图8是本发明深沟槽填充结构的制作方法另一实施例的示意图。

具体实施方式

现有的采用绝缘体上硅的集成电路元件在通过较大振幅的射频信号时，容易出现输出的射频信号波形失真的问题。