[发明专利]基于III族氮化物材料的准线性掺杂的器件结构

说明书

技术领域

本发明涉及半导体器件领域。

背景技术

文献1《Dependence of Breakdown Voltage on Drift Length and Linear Doping Gradients in SOI RESURF LDMOS Devices》（Shaoming Yang, Wenchin Tseng and Gene Sheu.,The Ninth International Conference on Electronic Measurement & Instruments 2009，pp，594-597）报道了线性掺杂器件有效的提高了器件击穿耐压，均匀掺杂与线性掺杂对击穿电压的影响对比如图1所示。

文献《High breakdown voltage AlGaN/GaN HEMT by employing selective fluoride plasma treatment》（Young-Shil Kim, Jiyong Lim, O-Gyun Seok and Min-koo Han. Proceedings of the 23rd International Symposium on Power Semiconductor Devices & IC's May 23-26, 2011 San Diego, CA, pp. 251-255）采用F处理形成2-Dimensional Electron Gas （2DEG）浓度差，有效地提高了器件的击穿电压，从常规结构的900V提高到了1400V，结果如图2所示。

线性掺杂可以有效的提高器件击穿特性，但是III族氮化物材料很难通过注入实现线性掺杂，尤其是掺杂效率低的P型。利用极化工程，采用F处理可以实现2DEG的阶梯变化，但是F处理器件的稳定性差也是个棘手的问题。

发明内容

为了解决III族氮化物材料离子注入实现准线性掺杂难度大和F处理稳定性差的问题，本发明提供了一种基于III族氮化物材料的准线性掺杂的器件结构，该结构利用极化工程，采用多次挖槽技术，实现了III族氮化物材料准线性掺杂。

为解决上述技术问题，本发明采用的技术方案为：一种基于III族氮化物材料的准线性掺杂的器件结构，自下而上包括衬底、缓冲层、沟道层和上表面上设有电极的势垒层，所述势垒层上表面呈部分阶梯式递增或全部阶梯式递增；递增方向为器件处于反向截至状态时自低电位电极到高电位电极方向。

所述阶梯式递增为至少含有两个梯度变化。

所述阶梯式递增部分的最高台阶的高度不高于势垒层的等平面高度W。

所述势垒层上表面上阶梯式递增部分中各阶梯间的高度差h的取值范围为1nm-30nm。

各阶梯间的高度差h为5-10nm。

所述势垒层上表面上阶梯式递增部分中各阶梯的宽度d的取值范围为1nm-30μm。

各阶梯的宽度d为100nm-10μm。

本发明将线性掺杂定义为势垒层的掺杂浓度沿变化方向线性递增，浓度变化趋势呈直线；所谓的准线性掺杂定义为势垒层的掺杂浓度沿变化方向阶梯式递增，浓度变化趋势为阶梯式曲线，阶梯越多，掺杂浓度的变化曲线越接近于直线，因此将此中浓度阶梯式变化称为准线性掺杂。

采用上述技术方案取得的技术进步为：

1、传统思想是通过注入工艺实现势垒层的准线性掺杂，但是III族氮化物材料的P型注入效率很低，本发明利用阶梯式势垒层新结构，采用常规的挖槽工艺和III族氮化物极化工程巧妙的避开了III族氮化物材料的P型注入效率很低的难题，实现了沟道2DEG/2DHG面密度的准线性掺杂，大大降低了准线性掺杂的难度，同时也降低了器件的实现成本；

2、本发明势垒层的阶梯式递增部分中各台阶间的高度差导致了相应部分2DEG/2DHG面密度浓度差，新的浓度差处引入了新的电场峰值，有效的降低了势垒层原有的高峰值电场，从而提高了器件的击穿电压，并降低了基于III族氮化物材料器件的电流崩塌量。

附图说明

图1 为SOI RESURF LDMOS Devices线性掺杂和非线性掺杂的击穿电压对比示意图；

图2为常规AlGaN/GaN HEMT与F-处理高压AlGaN/GaN HEMT的实测击穿电压示意图；

图3为常规基于III族氮化物材料的SBD的结构示意图及其2DEG/2DHG面密度的分布示意图；