[发明专利]硅通孔的抛光方法

说明书

本发明揭示了一种硅通孔的抛光方法，所述硅通孔的抛光方法包括：提供半导体基底，所述半导体基底上具有硅通孔，所述半导体基底上覆盖有一铜层，所述铜层填充所述硅通孔；对所述铜层进行第一抛光；对所述铜层进行第二抛光，以形成铜导线层，其中，所述第二抛光的底下压力小于所述第一抛光的底下压力。本发明的硅通孔的抛光方法，分步对所述铜层进行抛光，并减小所述第二抛光的底下压力，可以减小对铜的研磨率，从而可以减少或消除硅通孔中的凹痕缺陷，从而提高器件的电学性能。

技术领域

本发明涉及半导体技术领域，特别是涉及一种硅通孔的抛光方法。

背景技术

随着人们对电子产品的要求向小型化、多功能、环保型等方向的发展，人们努力寻求将电子系统越做越小，集成度越来越高，功能越做越多。由此产生了许多新技术、新材料和新设计，例如，叠层芯片封装技术以及系统级封装等技术就是这些技术的典型代表。前者简称3D封装技术，是指在不改变封装体尺寸的前提下，在同一个封装体内于垂直方向叠放两个以上芯片的封装技术。

在众多的3D封装技术中，硅通孔(Through-Silicon Via，简称TSV)技术为现在研究的热点，TSV技术具有如下优势：互连长度可以缩短到与芯片厚度相等，采用垂直堆叠的逻辑模块取代水平分布的逻辑模块；显著减小RC延迟和电感效应，提高数字信号传输速度和微波的传输；实现高密度、高深宽比的连接。

在TSV的制作过程中，一般需要经历刻蚀、等离子体增强化学气相沉积、物理气相沉积、电镀铜、化学机械研磨(CMP)等多个复杂工艺步骤。但是，由于TSV的深宽比较大，所以在进行电镀铜工艺后，在通孔上方的铜表面会出现的填充圆环，如图1所示，所述半导体基底100上具有硅通孔110，所述半导体基底100上覆盖有一铜层200，所述铜层200填充所述硅通孔110，所述铜层200上方的铜表面会具有的填充圆环210，图2为所述填充圆环210的扫面电子图片，再经过CMP工艺之后，所述填充圆环的位置会出现如图3所示的凹痕缺陷，从而影响器件的电学性能。

发明内容

本发明的目的在于，提供一种硅通孔的抛光方法，能够减少或消除硅通孔中的凹痕缺陷，从而提高器件的电学性能。

为解决上述技术问题，一种硅通孔的抛光方法，包括：

提供半导体基底，所述半导体基底上具有硅通孔，所述半导体基底上覆盖有一铜层，所述铜层填充所述硅通孔；

对所述铜层进行第一抛光；

对所述铜层进行第二抛光，以形成铜导线层，其中，所述第二抛光的底下压力小于所述第一抛光的底下压力。

进一步的，在所述对所述铜层进行第二抛光步骤之后，还包括：对所述半导体基底进行退火工艺。

进一步的，所述退火工艺包括：

进行第一升温，升温到第一温度后，保持第一时间；

进行第二升温，升温到第二温度后，保持第二时间；

进行自然冷却。

进一步的，所述第一升温的升温速率为0.5℃/min～1.5℃/min，所述第一温度为140℃～160℃，所述第一时间为2min～10min。

进一步的，所述第二升温的升温速率为2.5℃/min～3.5℃/min，所述第二温度为290℃～310℃，所述第二时间为20min～2h。

进一步的，所述第一抛光和所述第二抛光在同一抛光垫上进行抛光。

进一步的，所述第一抛光通过终点监测控制抛光终点。

进一步的，所述第一抛光的研磨浆料流速为100ml/min～200ml/min。

进一步的，所述第一抛光的底下压力为2psi～5psi。