[发明专利]一种低功耗的长指令字指令存储器及其优化功耗的方法

说明书

本发明属于微处理器技术领域，具体涉及一种微处理器的指令存储器及其优化功耗的方法。本发明将指令存储器的位宽扩充为4条指令，并且，相应地对存储器的指令选择逻辑、选择信号、时钟信号进行修改，实现指令存储器的位宽扩展。另外，本发明还针对程序中可能出现的分支导致这种技术性能降低进行了功耗优化处理，保证本发明在有分支的情况下仍然能不差于原始的设计。与现有的架构相比，本发明提供的长指令字指令存储器及优化功耗的方法，能够在几乎不增加硬件开销、并且不影响处理器工作最高频率的情况下，有效地降低大部分嵌入式应用的访存功耗，从而降低整个处理器的功耗。

技术领域

本发明属于微处理器技术领域，具体涉及一种微处理器的指令存储器及其优化功耗的方法。

背景技术

指令存储器存储了源程序的指令代码，处理器根据运行时的程序计数器（PC）值从指令存储器中获取指令。现代微处理器的指令存储器一般由静态随机存储器（SRAM）构成，访问SRAM会造成SRAM核心进行充电和放电，以及一些外围电路的功耗。研究表明在嵌入式领域指令存储器功耗约为微处理器的功耗的30~40%，以至于指令存储器成为了微处理器的能量消耗主要部件。高能耗对微处理器特别是嵌入式应用领域的微处理器提出了挑战。因此，研究降低指令存储器功耗有十分重要的现实意义。

图1展示了传统的6级流水线的微处理器结构图。包括了取指令级、译码级、执行级、访存储器级、对齐级和写回级。

在传统的微处理器架构中，取指令级用到的指令存储器的位宽为1条指令，从而每次取新指令时都需要根据指令计数器（PC）去访问指令存储器，从而导致SRAM固有的充放电功耗以及外围电路的功耗。扩展后的指令存储器位宽为4，一次访问指令存储器可以取出4条指令，并且这四条指令被SRAM输出的锁存器锁存，下次取指令时，如果需要的指令已经被取出锁存，则不需要再去访问指令存储器的核心，从而避免了占据SRAM大部分功耗的充放电功耗，而只需要从锁存器中选择即可。实验表明4指令宽度的SRAM的访问功耗约为1指令宽度SRAM的2倍，从而可以期望获得50%的功耗降低。实际上由于分支指令会导致一些取出的指令作废，使得实际的降低不会这么明显，本发明还提出了软件优化算法来优化最坏情况下本发明技术的性能。

发明内容

本发明的目的在于提供一种可大幅降低功耗的指令存储器以及优化功耗的方法。

本发明通过扩展指令存储器的位宽为4条指令，可以减少对指令存储器的访问的频率，从统计上减少了平均获取一条指令引起的功耗，从而降低了指令存储器的访问功耗，由于指令存储器的功耗占据了整个处理器功耗的相当大比例（30~40%），从而也明显降低了整个处理器的功耗。

本发明提出的指令存储器，是以现有的微处理器的架构为基础（即微处理器结构如图1所示，包括取指令级、译码级、执行级、访存储器级、对齐级和写回级），将指令存储器的位宽从原始1条指令扩展到4条指令，即将相邻的4条指令并为一条长指令字，每次访问指令存储器可以获取4条指令；相应地依次对指令存储器的地址信号、选择信号、时钟信号进行修改,具体的修改方式为：1、对于指令存储器的地址信号，采用处理器指令计数器（PC）除去低二位的值进行选择（因为在本发明中指令存储器的位宽从1条指令扩展到4条指令）；2、对于指令存储器的选择信号，在原始设计中，指令存储器的选择信号一直有效，在本发明中，只有当需要访问指令存储器时，选择信号才有效（具体需要访问指令存储器的情况有两种，其一是程序计数器PC的低二位为2’b00，其二为当程序执行遇到分支指令时）；3、对于指令存储器的时钟信号，原始设计中该时钟信号一直有效，本发明中，只有出现2中所述的需要访问指令存储器的情况时，才将指令存储器的时钟打开，否则将其利用门控时钟进行屏蔽，最终实现指令存储器的位宽扩展。这样，当微处理器不需要访问指令存储器、而从指令存储器的输出锁存器中获取指令时，选择信号和时钟信号均被无效，从而减小了指令存储器的功耗。由于本发明把指令存储器的位宽从原始1条指令扩展到4条指令，因此称其为长指令字指令存储器。