[发明专利]金属内连线结构及其工艺

说明书

技术领域

本发明涉及一种金属内连线结构及其工艺。

背景技术

金属内连线可以用来连接不同元件，在半导体工艺中扮演非常重要的角色。随着电子产品不断地小型化，所需要的元件尺寸愈来愈小。然而，受限于现有的曝光机台的临界尺寸的极限，小临界尺寸的介层窗开口不易制作。而且，由于介层窗开口的尺寸小，所填入氧化层容易在氧化层中形成孔隙，而造成后续形成的介层窗发生侧向导通的问题。另一方面，虽然使用高密度等离子体沉积法来沉积氧化硅有助于氧化硅能顺利填入于介层窗开口中，然而使用高密度等离子体沉积法来沉积氧化硅，又容易导致介层窗开口的转角被削切，因而衍生介层窗开口的临界尺寸无法控制，甚至导致后续在介层窗开口中形成的金属内连线(例如是位线)与相邻的金属内连线(例如是位线)发生短路的问题。

发明内容

本发明的目的是提供一种金属内连线结构及其工艺，可以节省工艺步骤，增加工艺裕度，改善栅极导体之间的耦合问题，克服光刻临界尺寸的极限，提升套刻的裕度，降低产品的成本。

本发明实施例提出一种金属内连线工艺，包括提供衬底，衬底上已形成第一介电层，且第一介电层中已形成导体插塞。在第一介电层上形成第二介电层，并在第二介电层中形成介层窗开口。在第二介电层的表面以及介层窗开口的侧壁与底部形成衬层。在介层窗开口中填入填充层。在衬层上形成第三介电层。形成自对准双重金属镶嵌结构，自对准双重金属镶嵌结构穿过第三介电层以及介层窗开口中的填充层与衬层，与导体插塞电连接。

依照本发明实施例所述，其中在第二介电层中形成第一介层窗开口之前，还包括于第二介电层上形成停止层。

依照本发明实施例所述，还包括形成穿过第三介电层、衬层以及停止层的导线。

依照本发明实施例所述，其中形成自对准双重金属镶嵌结构以及导线的方法包括：在第三介电层上形成硬掩模层，硬掩模层具有多个开口图案，开口图案之一位于第一介层窗开口上方；以硬掩模层为掩模，进行蚀刻工艺，以形成第一沟渠以及自对准双重金属镶嵌开口，其中第一沟渠穿过第三介电层、衬层以及停止层，自对准双重金属镶嵌开口穿过第三介电层以及第一介层窗开口中的填充层与衬层，裸露出导体插塞；以及于第一沟渠中形成导线，并于自对准双重金属镶嵌开口中形成自对准双重金属镶嵌结构。

依照本发明实施例所述，其中衬层与停止层的材料相同。

依照本发明实施例所述，其中衬层以及停止层的材料包括氮化硅，第二介电层以及填充层的材料包括氧化硅。

依照本发明实施例所述，其中衬层的形成方法包括原子层沉积法。

依照本发明实施例，其中形成第一沟渠以及自对准双重金属镶嵌开口的方法包括：以硬掩模层为掩模，衬层为蚀刻停止层，以第一蚀刻条件蚀刻移除第三介电层，以于第三介电层中形成第一沟渠与第二沟渠，第二沟渠裸露出填充层；以硬掩模层为掩模，衬层为蚀刻停止层，以第二蚀刻条件蚀刻移除填充层，以形成与第二沟渠连通的第二介层窗开口；以及以硬掩模层为掩模，以第三蚀刻条件蚀刻移除沟渠下方的衬层与停止层以及第二介层窗开口下方的衬层，第二沟渠与第二介层窗开口组成自对准双重金属镶嵌开口。

本发明实施例还提出一种金属内连线结构，包括衬底、第一介电层、导体插塞、第二介电层、第三介电层、自对准双重金属镶嵌结构以及衬层。第一介电层位于衬底上。导体插塞位于第一介电层中。第二介电层位于第一介电层上。第三介电层位于第二介电层上。自对准双重金属镶嵌结构穿过第三介电层以及第二介电层，与导体插塞电连接。衬层位于自对准双重金属镶嵌结构与第二介电层之间以及第三介电层与第二介电层之间。

依照本发明实施例，还包括位于第二介电层与衬层之间的停止层。

依照本发明实施例，还包括位于衬层与自对准双重金属镶嵌结构之间的填充层。

依照本发明实施例，其中衬层与停止层的材料相同。

依照本发明实施例，其中衬层以及停止层的材料包括氮化硅，第二介电层以及填充层的材料包括氧化硅。

本发明实施例的金属内连线结构及其工艺，可以节省工艺步骤，增加工艺裕度，改善栅极导体之间的耦合问题，克服光刻临界尺寸的极限，提升套刻的裕度，降低产品的成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A至1I为根据本发明第一实施例所绘示的一种嵌入式存储元件的制造流程的剖面示意图。

其中，附图标记说明如下：

10：衬底30：填充材料层

11：导电区30a：填充层