[发明专利]横向双扩散金属氧化物半导体晶体管的制造方法

说明书

技术领域

本发明涉及半导体器件技术领域，特别涉及一种横向双扩散金属氧化物半导体晶体管的制造方法。

背景技术

射频横向双扩散金属氧化物半导体晶体管（lateral double-diffused MOS，简称“LDMOS”）应用于手机基站、广播电视和雷达等领域。不同于其它的功率MOS管，射频LDMOS由于其射频特性，所以对栅电阻的要求极其高，要求栅电阻尽可能的小。为了减小栅电阻，必须采用栅极低阻化工艺。一般都是通过在栅极所在区域的上方形成金属硅化物（栅电阻为金属硅化物电阻与栅极电阻的并联电阻，而金属硅化物电阻率很低，约为7-10Ω·m），来达到降低栅电阻的目的。目前制作金属硅化物的比较可行的材料有Ti（钛），Co（钴），Ni（镍），以Ti为例，结合图1所示，现有的涉及到栅极低阻化工艺的主要工艺步骤如下：

第一步，在衬底1上形成绝缘层2；

第二步，在绝缘层2上形成栅极3，栅极3一般由多晶硅层制成；

第三步，在栅极3沉积一层阻挡层，一般是用化学气相沉积方式沉积一层氧化层；

第四步，用光刻和刻蚀工艺将栅极3所在区域上方的阻挡层刻蚀掉；

第五步，沉积Ti金属层，通过快速退火工艺在栅极3上生成一层电阻较低的Ti-Si（钛-硅）化合物区6；

第六步，去除剩余的金属Ti。

第七步，通过快速热退火工艺使Ti-Si（钛-硅）化合物转相，形成电阻更低的Ti-Si（钛-硅）化合物。

上述的工艺方法中的第四步，由于需要通过光刻版在阻挡层上形成栅极所在区域的图案，所以存在对准偏差的问题。在半导体工艺追求更小线宽和更低能耗的趋势下，这个偏差会随着多晶硅栅线条的变窄而越来越不能忽视。

发明内容

鉴于上述技术问题，本发明提供一种横向双扩散金属氧化物半导体晶体管的制造方法。

本发明的技术方案是这样实现的：

一种横向双扩散金属氧化物半导体晶体管的制造方法，包括在衬底上形成绝缘层的步骤，还包括以下步骤：

在所述绝缘层上形成栅极；

在栅极上形成阻挡层；

研磨所述阻挡层至露出栅极；

在栅极上形成电阻区，所述电阻区位于栅极所在区域的上方，且所述电阻区的阻值小于栅极的阻值；

去除所述阻挡层。

本发明提供的所述技术方案通过研磨栅极上方的阻挡层，直至露出栅极的方式，可以直接在阻挡层上形成栅极所在区域的图案，使得在栅极上形成低电阻区时不需要对栅极所在的区域进行对准，也就不存在通过光刻工艺在阻挡层上形成栅极所在区域的图案的对准偏差问题，满足半导体工艺的更小线宽和最低能耗需求。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1表示现有技术中LDMOS栅极的结构示意图；

图2-图8表示本发明实施例中LDMOS栅极的制造流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

射频横向双扩散金属氧化物半导体晶体管（以下简称“LDMOS”）由于其射频特性，对栅电阻的要求极高，要求栅电阻尽可能的小。为此，在LDMOS的制造过程中，通过在栅极上形成低电阻区的方式，使得栅电阻为低电阻区电阻与栅极电阻的并联电阻，来达到降低栅电阻的目的，用以满足LDMOS的射频特性要求。且栅极电阻一定的情况下，栅电阻与低电阻区电阻呈正比，即：低电阻区的电阻越小，LDMOS的栅电阻越小。

本发明即提供一种LDMOS的制造方法，用以在其栅极上形成低电阻区来降低栅电阻。该制造方法包括在衬底1上形成绝缘层2的步骤。结合图2所示，具体可以通过化学沉积、溅射或涂覆工艺在衬底1上形成绝缘层2。绝缘层2的材料通常为氧化物，如：二氧化硅、氮氧化硅或两者的结合。衬底1作为LDMOS的基极，其采用P型或N型硅半导体材料。该制造方法还包括以下步骤：

步骤100、在绝缘层2上形成栅极3，如图2所示；