[发明专利]半导体器件及其形成方法

说明书

相关申请的交叉引用

本申请要求2012年8月31日提交的韩国专利申请No.10-2012-0096389的优先权，其全部内容通过引用合并于此。

技术领域

实施例涉及半导体器件及其形成方法，更具体而言，涉及与用于分散接合压力的半导体器件及其制造方法有关的技术。

背景技术

近来，随着诸如计算机的信息媒介快速地被广泛使用，已经迅速开发了半导体器件技术。在功能上，半导体器件需要以高速操作并具有高存储容量。因此，迅速地开发了用于制造半导体器件的技术，以改善集成度、可靠性、响应速度等。

制造半导体器件的工艺包括：（i）通过在硅衬底上层叠预定的电路图案来形成单元的制备（FAB）工艺，每个单元具有集成电路，以及（ii）将衬底封装成单位单元的装配工艺。在FAB工艺与装配工艺之间执行芯片电特性拣选（Electrical Die Sorting process，EDS）工艺，所述芯片电特性拣选工艺用于测试形成在衬底之上的单元的电特性。

更具体而言，半导体器件的导电层通过层叠金属层和绝缘层来形成，并且通过将上导电层和下导电层互连来制造。随着半导体器件变得小型化以及更加高集成，层叠的导电层的数目增加，并且要被层叠和图案化的绝缘层的数目也相应地增加。与引线框连接的接合焊盘在上述制造工艺的最后阶段形成。

图1是示出根据现有技术的现有半导体器件的截面图。

参见图1，现有的半导体器件包括：形成在半导体衬底10之上的至少一个下金属线12、设置在下金属线12之间的层间绝缘膜14、形成在下金属线12和层间绝缘膜14之上的保护膜16、形成在保护膜16之上的层间绝缘膜18、以及穿过层间绝缘膜18和保护膜16并与下金属线12连接的金属接触20。

此外，半导体器件包括：形成在层间绝缘膜18之上的金属焊盘22和金属线23、形成为将金属焊盘22与金属线23绝缘的隔离图案24、与隔离图案24连接并形成在保护膜26之上的隔离层28、以及形成在隔离层28之上的钝化层30。

在此情况下，金属焊盘22与金属线23之间的间距与半导体器件不断增加的集成度成比例地逐渐减小。由于在封装球粘附至金属焊盘22时所施加的接合压力的缘故，隔离图案24可能侧向地移位由“A”所表示的那么多，造成金属焊盘22与金属线23电短路。

发明内容

为了解决现有技术中的问题，各个实施例旨在提供一种半导体器件及其形成方法。

一个实施例涉及一种半导体器件，所述半导体器件用于解决以上问题，即由于隔离图案因封装球粘附至焊盘时所产生的接合压力而相互分隔开，所以金属焊盘与金属线电连接而导致短路的发生。

根据实施例的一个方面，一种半导体器件包括：第一金属焊盘和第二金属焊盘，所述第一金属焊盘和所述第二金属焊盘相互分隔开，并且设置在半导体衬底的层间绝缘膜之上；沟槽，所述沟槽设置在第一金属焊盘与第二金属焊盘之间，并且设置在层间绝缘膜中；以及金属线，所述金属线形成在沟槽中。

所述半导体器件还可以包括：隔离层，所述隔离层形成金属线之上，并且设置在第一金属焊盘与第二金属焊盘之间。

所述半导体器件还可以包括：第一金属接触，所述第一金属接触形成为穿过层间绝缘膜，并且与第一金属焊盘耦接。

所述半导体器件还可以包括：第二金属接触，所述第二金属接触形成为穿过层间绝缘膜，并且与第二金属焊盘耦接。

所述半导体器件还可以包括：第一下部线，所述第一下部线与第一金属接触的下部连接。

所述半导体器件还可以包括：第二下部线，所述第二下部线与第二金属接触的下部耦接。

所述半导体器件还可以包括：第三金属接触，所述第三金属接触形成在金属线与沟槽的表面之间。

所述隔离层可以包括利用高密度等离子体（HDP）工艺形成的绝缘膜。

所述半导体器件还可以包括形成在隔离层之上的钝化层。

所述钝化层可以包括聚酰亚胺异吲哚喹唑啉二酮（Polymide Isoindro Quirazorindione，PIQ）层。

所述半导体器件还可以包括：接合区，所述接合区形成为暴露出第一金属焊盘的端部和第二金属焊盘的端部，并且设置在隔离层的两侧。

所述第一金属焊盘和所述第二金属焊盘中的每个设置在与金属线不同的层级，其中，所述第一金属焊盘和所述第二金属焊盘中的每个不与金属线耦接，以及其中，所述第一金属焊盘和所述第二金属焊盘中的任何一个都与封装球耦接。