[发明专利]闪存存储单元的形成方法有效
申请号: | 201310315027.5 | 申请日: | 2013-07-24 |
公开(公告)号: | CN103400803A | 公开(公告)日: | 2013-11-20 |
发明(设计)人: | 曹子贵;贾敏 | 申请(专利权)人: | 上海宏力半导体制造有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L21/66 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 骆苏华 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 闪存 存储 单元 形成 方法 | ||
1.一种闪存存储单元的形成方法,其特征在于,包括:
提供若干批次的半导体结构,所述半导体结构包括:衬底、位于所述衬底表面的隧穿氧化层、位于隧穿氧化层表面的浮栅层、位于浮栅层表面的牺牲层、以及位于所述牺牲层表面的掩膜层,所述掩膜层暴露出部分牺牲层表面;
以所述掩膜层为掩膜,采用各向异性的干法刻蚀工艺依次刻蚀各批次的牺牲层和部分浮栅层,在各批次的牺牲层和浮栅层内形成第一开口,其中,每一待刻蚀批次的刻蚀时间的确定方法包括:测试待刻蚀批次前一批次的牺牲层厚度,测试待刻蚀批次前一批次的浮栅层刻蚀厚度,测试待刻蚀批次的牺牲层厚度,通过待刻蚀批次前一批次的牺牲层厚度、待刻蚀批次前一批次的浮栅层刻蚀厚度、以及待刻蚀批次的牺牲层厚度获得待刻蚀批次的刻蚀时间;
在所述各向异性的干法刻蚀工艺之后,采用各向同性的刻蚀工艺刻蚀第一开口的侧壁和底部表面,使第一开口侧壁的牺牲层和浮栅层表面相对于第一开口底部的浮栅层表面倾斜,且第一开口顶部的尺寸大于第一开口底部的尺寸。
2.如权利要求1所述的闪存存储单元的形成方法,其特征在于,所述每一待刻蚀批次的刻蚀时间的确定方法包括:
测试待刻蚀批次的前一批次的牺牲层厚度,获得牺牲层第一厚度TSn;
测试待刻蚀批次的前一批次的浮栅层刻蚀厚度,获得浮栅层第一刻蚀厚度TPn;
测试待刻蚀批次的牺牲层厚度,获得牺牲层第二厚度TSn+1;
采用牺牲层第一厚度TSn、浮栅层第一厚度TPn和牺牲层第二厚度TSn+1,获取待刻蚀批次的刻蚀时间tn+1=tn*[1+(TSn+1-TSn+γ*△TP)/(TSn+γTPn)],其中,tn为待刻蚀批次的前一批次的牺牲层和浮栅层的实际刻蚀时间,γ为牺牲层的刻蚀速率与浮栅层的刻蚀速率选择比,△TP为待刻蚀批次的浮栅层预设刻蚀厚度TP与浮栅层第一厚度TPn的差,即△TP=TP-TPn。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司,未经上海宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310315027.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造