[发明专利]一种半导体器件及其制造方法

说明书

技术领域

本发明属于半导体制造技术领域，具体涉及一种半导体器件及其制造方法。

背景技术

目前，0.35微米以上的金属氧化物半导体（MOS）制造工艺中普遍采用硅局部氧化法（LOCOS，Local oxidation of silicon）作为隔离方法，其以氮化物作为掩模来实现硅的局部氧化，在除了形成有源晶体管的区域（有源区）以外的其它区域生长一层厚的氧化层（即场氧化层），用以防止器件之间发生漏电、干扰、短路等现象。

传统的LOCOS工艺一般包括以下几个步骤：1）在硅衬底上形成垫氧化层（一般为二氧化硅）；2）在垫氧化层淀积氮化硅层；3）在氮化硅层上涂布光刻胶，并用定义有隔离区图形的掩模板进行曝光，之后显影，形成具有隔离区图形的光刻胶层；4）以具有隔离区图形的光刻胶层作为掩模进行刻蚀，去除隔离区图形部分的氮化硅层；5）利用隔离区图形部分以外的氮化硅作为局部氧化的掩模生长场氧化层。传统工艺制备的半导体器件的剖面结构示意图如图1所示，其包括：硅衬底1；位于所述硅衬底1表面的二氧化硅2；位于所述二氧化硅2上的氮化硅3；位于所述硅衬底1内、用于隔离有源区的场氧化层4。

然而，氧在二氧化硅中的扩散是一个等向性的过程，在进行局部氧化时，氧会通过氮化硅下方的二氧化硅层进行横向扩散，在靠近刻蚀窗口的氮化硅层下方会生长出二氧化硅，由于氧化层消耗的硅更厚，因此在氮化物掩模下的氧化物生长将抬高氮化物的边缘，这种现象称为“鸟嘴效应”。按照上述传统工艺，生长的场氧化层4会横向扩散渗透到氮化硅3的下方，从而在氮化硅3的边缘附近形成鸟嘴区5，其挤占了器件有源区的面积，从而降低了器件的集成度。特别是，鸟嘴区的长度与场氧化层的厚度密切相关，在半导体芯片中含有较多场氧化层区块的情况下，因所形成的鸟嘴区最终挤占掉的器件有源区的面积是相当可观的。

为了解决上述问题，现有技术中常采用减小氮化硅下方垫氧化层的厚度来控制“鸟嘴”的长度，一般来说，垫氧化层的厚度越薄，“鸟嘴”越短。然而，垫氧化层的厚度受到氮化硅的制约，垫氧化层太薄容易增大氮化硅施加在硅衬底表面上的应力，从而无法起到保护硅衬底的作用。

发明内容

本发明提供一种半导体器件及其制造方法，本发明方法无需减小垫氧化层的厚度，并且在不改变场氧化层厚度的情况下，显著减小了传统LOCOS工艺中所形成的鸟嘴长度，从而有效地保证了半导体器件中有源区的面积，提高了半导体器件的集成度。

本发明提供的半导体器件，包括：

衬底，其上设有浅槽隔离区，在所述浅槽隔离区的外围设有离子注入层；

位于所述衬底上的垫氧化层，其具有隔离区图形，并且所述隔离区图形暴露出浅槽隔离区；

位于所述垫氧化层上的阻挡层，其具有隔离区图形，并且所述隔离区图形暴露出浅槽隔离区；以及

位于所述浅槽隔离区的场氧化层。

根据本发明的半导体器件，所述离子注入层沿所述浅槽隔离区外围向外横向延伸0.07-0.13um，所述离子具体为氮离子。

进一步地，本发明所述衬底也可称为基底或基片等，在具体方案中，所述衬底为硅衬底；所述垫氧化层的厚度为材料为氧化硅；所述阻挡层为氮化物层，其厚度为材料为氮化硅；所述场氧化层的厚度为材料为氧化硅。

本发明还提供一种半导体器件制造方法，包括如下步骤：

1）在衬底上形成垫氧化层；

2）在所述垫氧化层上形成具有隔离区图形的阻挡层，且所述隔离区图形能暴露出垫氧化层的表面；

3）注入离子，使离子通过隔离区图形暴露出的垫氧化层表面进入衬底；

4）热处理，使衬底中的离子横向扩散，形成离子注入层；

5）以具有隔离区图形的阻挡层为掩模，刻蚀垫氧化层和离子注入层，使衬底上形成浅槽隔离区；

6）在所述衬底的浅槽隔离区内形成场氧化层。

根据本发明提供的方法，所述衬底可以为硅衬底，也可以根据实际应用的需要选择锗、磷化铟或砷化镓等其他半导体材料作为衬底材料。本发明可以采用常规方法在所述衬底上形成垫氧化层，例如热氧化法、淀积法等。所述垫氧化层的厚度通常为材料可以是常规材料，例如氧化硅，所以，垫氧化层一般也为氧化硅层，其主要用于避免后续形成的氮化物层对衬底表面造成的应力损伤。

根据本发明提供的方法，所述步骤2）具体包括：

在所述垫氧化层上形成氮化物层；

在所述氮化物层上涂布光刻胶，通过具有隔离区图形的掩模板进行曝光、显影，形成具有隔离区图形的光刻胶层；