[发明专利]具有存储器的集成电路及其操作方法

说明书

技术领域

本发明涉及存储器操作效能控制，尤其是一种具有存储器的集成电路及其操作方法。

背景技术

一最低等待时间，例如读取等待时间，发生于一存储器阵列的两连续运作之间。该等待时间包括一充电泵浦的设置时间，用以储存足够的电荷以设置字线达到例如读取电压的操作电压，以及感测放大器的感测时间，用以侦测储存于存储器内的数据数值。不幸的是，改善充电泵浦或感测放大器的速度是一大挑战。

发明内容

有鉴于此，本发明提供了一种操作具有存储器的一集成电路的方法，该方法包含：

于一第一时间，在一集成电路的一存储器阵列上，完成一第一操作指令；

于一第二时间，在该存储阵列上开始一第二操作指令；及

从该第一时间到该第二时间，维持一充电泵浦输出电压约在于一字线操作电压，该充电泵浦输出电压被耦接于该存储器阵列中的字线。

本发明还提供了一种集成电路，包含有一存储器阵列、一充电泵浦及控制电路。该充电泵浦具有耦接于该存储器阵列的一充电泵浦输出端，该控制电路耦接于该存储器阵列和该充电泵浦。其中该控制电路从在该存储器阵列上完成一第一操作指令的一第一时间，到在该存储阵列上开始一第二操作指令的一第二时间，维持一充电泵浦输出电压约在于一字线操作电压。

本发明还提供了一种集成电路，包含用以维持的装置，从一第一时间到一第二时间，该装置维持一充电泵浦输出电压约在于一字线操作电压，该充电泵浦输出电压被耦接于一存储器阵列中的字线。

本发明还提供了一种操作具有存储器的一集成电路的方法，该方法包含：

于一第一时间，在一存储器阵列上完成一第一操作指令；

于一第二时间，在该存储阵列上开始一第二操作指令；及

从在该存储器阵列上完成该第一操作指令的该第一时间到在该存储器阵列上开始该第二操作指令的该第二时间，维持一升压电路输出电压。

在本发明的一实施例中，该集成电路于该第一时间完成来自该第一操作指令的数据输出。

在本发明的一实施例中，该集成电路于该第二时间开始接收该第二操作指令的一存储器地址。

在本发明的一实施例中，该第一操作指令和该第二操作指令是执行于该存储器阵列中不同的字线，该第二操作指令的执行可略过该充电泵浦输出电压的一设置期间。

在本发明的一实施例中，该第一操作指令和该第二操作指令是执行于该存储器阵列中一相同字线，该充电泵浦输出电压从该第一时间到该第二时间系维持在于该相同字线的该字线操作电压。该第二操作指令的执行可略过该充电泵浦以及字线电压的设置期间。

在各种的实施例中，该操作指令可能是一读取指令、擦除指令或程序指令。在各种的实施例中，该操作电压可能是一读取电压、擦除电压或程序电压。

附图说明

图1是一存储器电路的一方块图，其显示高压电源及字线电平的设置路径以及两者的控制信号；

图2是一时序图，显示如图1所示的存储器电路，其具有连续读取动作的读取等待时间；

图3是在连续读取动作间具有较短读取等待时间的存储器电路的一时序图，其显示一定时器开始于当一第一读取动作完成之际；

图4为一流程图，显示由该连续读取动作间具有较短读取等待时间的存储器电路所执行的步骤；

图5是较图3的连续读取动作间具有较短读取等待时间的存储器电路更多细节的一时序图，其显示当两读取动作间的期间长于该定时器时限的实例；

图6是较图3的连续读取动作间具有较短读取等待时间的存储器电路更多细节的一时序图，其显示当两读取动作间的期间短于该定时器时限，而且该两读取动作所在的字线地址不相同的实例；

图7是较图3的连续读取动作间具有较短读取等待时间的存储器电路更多细节的一时序图，其显示当两读取动作间的期间短于该定时器时限，而且该两读取动作所在的字线地址相同的实例；

图8是连续读取动作间具有较短读取等待时间的存储器电路的一方块图。

102 充电泵浦

104 HV_EN高压赋能信号

106 高压电源

108 稳压器

110 字线驱动器

112 WL_EN字线赋能信号

114 字线

202 芯片赋能CEB

204 RD/BYB

206 线

208 高压赋能HV EN

210 字线赋能WL EN

212 高压/字线(HV/WL)设置

214 感测