[发明专利]堆叠纳米线MOS晶体管及其制作方法在审
申请号: | 201310274960.2 | 申请日: | 2013-07-02 |
公开(公告)号: | CN104282559A | 公开(公告)日: | 2015-01-14 |
发明(设计)人: | 殷华湘;马小龙;徐唯佳;徐秋霞;朱慧珑 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/10;B82Y10/00 |
代理公司: | 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人: | 陈红 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 堆叠 纳米 mos 晶体管 及其 制作方法 | ||
1.一种堆叠纳米线MOS晶体管制作方法,包括:
在衬底上形成沿第一方向延伸的多个鳍片;
在每个鳍片中形成由多个纳米线上下层叠构成的串珠状的纳米线堆叠;
在纳米线堆叠上形成沿第二方向延伸的栅极堆叠结构;
在栅极堆叠结构两侧形成源漏区,源漏区之间的纳米线构成沟道区。
2.如权利要求1的方法,其中,在每个鳍片中形成纳米线堆叠的步骤进一步包括:
步骤a,侧向刻蚀鳍片,在鳍片沿第二方向的侧面形成凹槽;
步骤b,沉积保护层,填充凹槽;以及
重复步骤a和步骤b,形成多个纳米线。
3.如权利要求1的方法,相邻的纳米线之间具有连接部。
4.如权利要求1或3的方法,其中,连接部和/或纳米线截面的形状包括矩形、梯形、倒梯形、圆形、椭圆形、Σ形、D形、C形及其组合。
5.如权利要求3的方法,其中,连接部的尺寸小于纳米线自身尺寸的20%。
6.如权利要求2的方法,刻蚀鳍片的步骤选自以下之一或其组合:具有横向刻蚀深度的各向同性的等离子体干法刻蚀;或者各向同性干法刻蚀与各向异性干法刻蚀的组合方法;利用不同晶向上选择腐蚀的湿法腐蚀方法。
7.如权利要求2的方法,其中,形成多个纳米线之后进一步包括:去除保护层,露出多个纳米线;对纳米线堆叠进行表面处理、圆化工艺。
8.一种堆叠纳米线MOS晶体管,包括:
由多个纳米线上下层叠构成的串珠状的纳米线堆叠,在衬底上沿第一方向延伸;
多个栅极堆叠,沿第二方向延伸并且跨越了每个纳米线堆叠;
多个源漏区,位于每个栅极堆叠沿第二方向两侧;
多个沟道区,由位于多个源漏区之间的纳米线堆叠构成。
9.如权利要求8所述的堆叠纳米线MOS晶体管,其中,相邻的纳米线之间具有连接部。
10.如权利要求8或9所述的堆叠纳米线MOS晶体管,其中,连接部和/或纳米线截面的形状包括矩形、梯形、倒梯形、圆形、椭圆形、Σ形、D形、C形及其组合。
11.如权利要求9所述的堆叠纳米线MOS晶体管,其中,连接部的尺寸小于纳米线自身尺寸的20%。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310274960.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体装置
- 下一篇:一种小区切换过程中的协作多点传输控制方法及装置
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造