[发明专利]一种形成浅沟槽隔离结构的方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种形成浅沟槽隔离结构的方法。

背景技术

在半导体制造工艺中，所形成的浅沟槽隔离（STI）结构的性能对于最后形成的半导体器件的电学性能而言至关重要。形成浅沟槽隔离结构时在所述沟槽中填充的材料通常采用HARP（一种氧化物），由于实施所述填充的过程中存在负载效应（loading effect），因此，在半导体衬底的不同区域形成的所述沟槽中填充的HARP的质量存在差异，导致后续实施的湿法清洗过程所使用的清洗液，例如稀释的氢氟酸（DHF），对位于半导体衬底的不同区域的由HARP构成的浅沟槽隔离结构的湿法刻蚀速率（WER）存在差异，进而造成形成在半导体衬底的不同区域的浅沟槽隔离结构的高度的不同。

如图1所示，位于半导体衬底100的形成器件密度较大的区域的浅沟槽隔离结构101的高度低于位于半导体衬底100的形成器件密度较小的区域的浅沟槽隔离结构102的高度。这是因为，在半导体衬底100的形成器件密度较大的区域形成的浅沟槽隔离结构101的宽度的特征尺寸小于在半导体衬底100的形成器件密度较小的区域形成的浅沟槽隔离结构102的宽度的特征尺寸，导致形成浅沟槽隔离结构101所需填充的HARP相比形成浅沟槽隔离结构102所需填充的HARP具有更为显著的负载效应；在后续实施的湿法清洗过程中，相对于构成浅沟槽隔离结构102的HARP，所使用的清洗液DHF对构成浅沟槽隔离结构101的HARP具有更高数值的WER。

由于形成在半导体衬底的不同区域的浅沟槽隔离结构的高度不一致，导致后续在半导体衬底上形成栅极介电层和栅极材料层以后，由栅极介电层和栅极材料层构成的栅极结构的高度也不一致，进而造成形成在半导体衬底的不同区域的器件的电学性能的差异。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种形成浅沟槽隔离结构的方法，包括：

提供半导体衬底，在所述半导体衬底上形成具有多个所述浅沟槽隔离结构图案的硬掩膜层；

在所述半导体衬底中形成所述多个浅沟槽隔离结构；

去除部分所述硬掩膜层；

对所述多个浅沟槽隔离结构高出所述硬掩膜层的部分实施氧等离子体处理；

执行退火处理，以在所述多个浅沟槽隔离结构高出所述半导体衬底的部分的顶部及侧壁区域形成致密氧化物层；以及

去除剩余的所述硬掩膜层。

进一步，所述多个浅沟槽隔离结构的高度相同且宽度不同。

进一步，所述硬掩膜层为氮化硅层。

进一步，形成所述多个浅沟槽隔离结构的步骤包括：以所述硬掩膜层为掩膜，在所述半导体衬底中蚀刻出用于形成所述多个浅沟槽隔离结构的沟槽；在所述沟槽中及所述硬掩膜层上沉积隔离材料；执行化学机械研磨工艺以研磨所述隔离材料，直至露出所述硬掩膜层。

进一步，所述隔离材料为氧化物。

进一步，所述隔离材料为HARP。

进一步，在沉积所述隔离材料之后，还包括执行离子注入和退火的步骤以在所述隔离材料中形成掺杂元素以及在所述形成有掺杂元素的隔离材料上沉积另一隔离材料的步骤。

进一步，所述掺杂元素为氮。

进一步，所述硬掩膜层的下方还形成有缓冲层，以释放所述硬掩膜层和所述半导体衬底之间的应力。

进一步，所述缓冲层为薄层氧化物层。

进一步，采用湿法刻蚀工艺实施所述硬掩膜层的去除。

进一步，所述湿法刻蚀的腐蚀液为热磷酸。

进一步，在所述湿法刻蚀去除部分所述硬掩膜层之后，剩余的所述硬掩膜层的厚度为200-400埃。

进一步，所述氧等离子体处理的氧等离子体源为O₂或O₃。

进一步，所述氧等离子体处理的工艺条件为：气体流量为1000-5000sccm，压力为2-10Torr，功率为100-1000W，处理时间为20-120s。

进一步，所述退火的工艺条件为：在氮气的氛围下实施所述退火，温度为600-1000℃，持续时间为30-90min。

进一步，在所述去除剩余的所述硬掩膜层之后，还包括对所述半导体衬底及所述多个浅沟槽隔离结构实施湿法清洗的步骤。

进一步，所述湿法清洗的清洗液为稀释的氢氟酸。

进一步，在所述湿法清洗之后，还包括在所述半导体衬底上形成栅极结构的步骤。