[发明专利]芯片测试方法和装置

说明书

技术领域

本发明涉及芯片测试技术，尤其涉及一种芯片测试方法和装置。

背景技术

闪存（Flash Memory简称Flash）电路模块，以其较大的存储空间和相对较低的成本等优势，目前已广泛应用于MCU、SOC芯片。

目前，带闪存模块的芯片的生产过程中，需要对芯片进行多道测试，包括芯片封装前进行的晶圆级测试及封装后的测试，测试通过的芯片作为成品准备出库。为提高芯片的质量，在成品出入库时，对芯片进行检验或抽检，判断芯片是否合格。

由于带闪存模块的芯片在生产过程中测试流程比较复杂，容易出现漏检等情况而把不良芯片带到后续生产或测试流程中，造成资源的浪费，且芯片在成品出入库测试时，通常只是通过对芯片进行成品级测试来判断芯片是否合格，测试项数目较低，不易检出不良芯片，从而不能准确检验芯片是否真正合格，难以保证芯片的质量，尤其是对于批量生产测试的芯片，通常采用抽检方式来检验使得该批次的芯片质量更难以保障。

发明内容

本发明提供一种芯片测试方法和装置，以解决现有技术中对带闪存模块的芯片的测试不能保证芯片质量、造成资源浪费的问题。

本发明提供的一种芯片测试方法，包括：

对芯片进行第一晶圆级测试；

若所述第一晶圆级测试通过，则在所述芯片的闪存模块第一指定位置写入第一晶圆级测试通过的第一标识信息；

读取所述第一标识信息，进行第二晶圆级测试，若所述第二晶圆级测试通过，则在所述芯片的闪存模块第二指定位置写入第二晶圆级测试通过的第二标识信息；

读取所述第二标识信息，进行成品级测试，若所述成品级测试通过，则在所述芯片的闪存模块第三指定位置写入成品级测试通过的第三标识信息；

读取所述第三标识信息，进行出库测试；

其中，所述第一晶圆级测试包括闪存模块测试；

所述闪存模块测试，包括：

通过设置在所述芯片上的接口电路向所述闪存模块发送测试指令，以使所述接口电路根据所述测试指令对所述闪存模块进行测试，其中，所述测试指令包括写数据测试命令、读数据测试命令以及擦除测试命令中的至少一个指令。

本发明提供的一种芯片测试装置，包括：

第一测试模块，用于对芯片进行第一晶圆级测试；

标记模块，用于若所述第一晶圆级测试通过，则在所述芯片的闪存模块第一指定位置写入第一晶圆级测试通过的第一标识信息；

第二测试模块，用于读取所述第一标识信息，对所述芯片进行第二晶圆级测试；

所述标记模块还用于若所述第二晶圆级测试通过，则在所述芯片的闪存模块第二指定位置写入第二晶圆级测试通过的第二标识信息；

第三测试模块，用于读取所述第二标识信息，进行所述成品级测试；

所述标记模块还用于若所述成品级测试通过，则在所述芯片的闪存模块第三指定位置写入成品级测试通过的第三标识信息；

第四测试模块，用于读取所述第三标识信息，进行出库测试；

其中，所述第一测试模块具体用于：

通过设置在所述芯片上的接口电路向所述闪存模块发送测试指令，以使所述接口电路根据所述测试指令对所述闪存模块进行测试，其中，所述测试指令包括写数据测试命令、读数据测试命令以及擦除测试命令中的至少一个指令。

本发明的方案中，在第一晶圆级测试、第二晶圆级测试及成品级测试通过之后在芯片闪存模块的指定位置做相应的通过标识信息，使得在进行在后的测试之前，通过在芯片闪存模块的指定位置读取在前的测试的测试通过标识信息，可以确定在前的测试通过，从而保证了芯片测试的测试项数，保证了芯片质量，同时后续测试中也可以及时检测出未进行该测试之前需要进行的测试或者之前进行的测试未通过的芯片，使得未进行或未通过之前测试的芯片得到及时的处理，避免了不良芯片直接进入后续生产流程中而造成资源浪费，节约了成本。

附图说明

图1为本发明芯片测试方法实施例一的流程图；

图2为本发明芯片测试方法实施例二中接口电路的时序图；

图3为本发明芯片测试装置实施例一的结构示意图；

图4为本发明芯片测试装置实施例二的结构示意图。

具体实施方式

图1为本发明芯片测试方法实施例一的流程图，参见图1，本实施例的方法可以由测试仪执行，具体包括：

步骤101：对芯片进行第一晶圆级测试；

晶圆级测试为在芯片封装前所做的测试，测试仪可以通过探针与芯片上的管脚接触而实现芯片的电性接触式测试。