[发明专利]包括气隙的半导体器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2012年12月26日提交的申请号为10-2012-0153806的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体器件，更具体而言，涉及一种包括气隙的半导体器件及其制造方法。

背景技术

一般地，半导体器件包括形成在多个第一导电结构之间的第二导电结构，其中，绝缘层插入在第二导电结构和第一导电结构之间。例如，第一导电结构可以包括：栅极、位线、金属导线等，而第二导电结构可以包括接触插塞、储存节点接触插塞、位线接触插塞、通孔等。

随着半导体器件集成度增加，第一导电结构和第二导电结构之间的间隔逐渐变窄。出于这种原因，第一导电结构和第二导电结构之间的寄生电容增加。由于寄生电容增加，半导体器件的操作速率降低，并且刷新特性恶化。

为了减小寄生电容，可以利用减小绝缘层的介电常数的方法。在半导体器件中，绝缘层主要由氧化硅或氮化硅形成。氧化硅层具有大约4的介电常数，而氮化硅层具有大约7的介电常数。

寄生电容的减小由于氧化硅或氮化硅仍具有高的介电常数而受到限制。近来已经研究了具有较低介电常数的材料，但是材料的介电常数不可能很低。

发明内容

本发明的示例性实施例涉及提供一种半导体器件及其制造方法，所述半导体器件可以减小相邻的导电结构之间的寄生电容。

根据本发明的一个示例性实施例，一种制造半导体器件的方法包括以下步骤：在衬底之上形成多个位线结构；在位线结构之间形成接触孔；在接触孔的侧壁之上形成牺牲间隔件；形成凹陷在各个接触孔内的第一插塞；通过去除牺牲间隔件形成气隙；形成覆盖气隙同时暴露出第一插塞的顶表面的覆盖结构；以及在第一插塞之上形成第二插塞。

根据本发明的另一个示例性实施例，一种制造半导体器件的方法包括以下步骤：在衬底之上形成多个位线结构；在位线结构之间形成接触孔；在接触孔的侧壁上形成牺牲间隔件；形成凹陷在各个接触孔内的硅插塞；通过去除牺牲间隔件来形成气隙；形成覆盖气隙同时暴露出硅插塞的顶表面的覆盖结构；在硅插塞之上形成欧姆接触层；以及在欧姆接触层之上形成金属插塞。

根据本发明的另一个示例性实施例，一种半导体器件包括：多个位线结构，所述多个位线结构形成衬底之上；储存节点接触孔，所述储存节点接触孔被形成为经由所述储存节点接触孔将位线结构的侧壁暴露出来；硅插塞，所述硅插塞被凹陷且被形成在各个储存节点接触孔中；气隙，所述气隙形成在位线结构的侧壁和硅插塞之间；覆盖层图案，所述覆盖层图案形成在气隙之上；钝化层，所述钝化层形成在各个覆盖层图案之上；以及金属插塞，金属插塞形成在各个硅插塞之上，其中，气隙用各个覆盖层图案和钝化层来覆盖。

附图说明

图1是说明根据本发明的一个实施例的半导体器件的部分的截面图。

图2A至图2K是示出根据本发明的一个实施例的半导体器件的形成方法的截面图。

图3A和图3B说明与本发明的实施例进行比较的比较性实例。

图4A示出DRAM的存储器单元。

图4B是沿着图4A的线A-A’截取的DRAM的截面图。

图4C是沿着图4A的线B-B’截取的DRAM的截面图。

图5是存储卡的示意图。

图6是电子系统的框图。

具体实施方式

下面将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式实施，而不应解释为限于本发明所提供的实施例。确切地说，提供这些实施例是为了使本说明书清楚且完整，并向本领域技术人员充分传达本发明的范围。在说明书中，相同的附图标记在本发明的不同附图与实施例中表示相似的部分。

附图并非按比例绘制，在某些情况下，为了清楚地示出实施例的特征可能对比例进行了夸大处理。当提及第一层在第二层“上”或在衬底“上”时，其不仅涉及第一层直接形成在第二层上或在衬底上的情况，还涉及在第一层与第二层之间或在第一层与衬底之间存在第三层的情况。

图1是说明根据本发明的一个实施例的半导体器件的部分的截面图。

参见图1，半导体结构形成在衬底101之上。半导体结构可以包括多个导电结构。导电结构可以包括第一导电结构104和第二导电结构109。在第一导电结构104和第二导电结构109之间可以形成有气隙110。在气隙110之上可以形成有覆盖层111和钝化层112。