[发明专利]沟渠式功率元件及其制造方法

说明书

技术领域

本发明涉及一种半导体元件，且特别涉及一种沟渠式功率元件及其制造方法。

背景技术

功率元件主要用于电源管理的部分，其种类包含有金属氧化物半导体场效晶体管（metal-oxide-semiconductor field effect transistor，MOSFET）、双载子接面晶体管（bipolar junction transistor，BJT）、及绝缘栅双极晶体管（insulated gate bipolar transistor，IGBT）。其中，由于金属氧化物半导体场效晶体管节省电能且提供较快的元件切换速度，因而被广泛地应用。

本领域在先前所提出的金属氧化物半导体场效晶体管中，较受关注的有槽底部厚栅氧结构（thick bottom oxide）与分离沟渠式栅极结构（split gate），但其均有需改进的问题存在。举例来说，槽底部厚栅氧结构的输入电容与反馈电容的比值（Ciss/Crss）大约为13，其尚有提升的空间。而分离沟渠式栅极结构则因半导体层中用以分离栅极与源极的氧化层不易控制，进而产生制造不易的问题。

于是，本发明人有感上述缺点的可改善，乃特潜心研究并配合学理的运用，终于提出一种设计合理且有效改善上述缺点的本发明。

发明内容

本发明实施例在于提供一种沟渠式功率元件及其制造方法，其在具有较佳效能的同时，更能利于生产者进行制造。

本发明实施例提供一种沟渠式功率元件，包括：一基材，其界定有一晶胞区、一终端区、及一通道终止区，且该终端区位于该晶胞区与该通道终止区之间，该基材包括一基底及形成于该基底上的一半导体层，其中，该半导体层包含：一磊晶层，位于该基底上，且该磊晶层的导电型态与该基底的导电型态相同；一基体掺杂区，其抵接于该磊晶层，且该基体掺杂区位于该晶胞区内的半导体层并远离该基底，该基体掺杂区的导电型态相异于该磊晶层的导电型态；一源极/漏极区，其抵接于该基体掺杂区，并且该源极/漏极区位于该晶胞区内的半导体层并远离该基底；及一接触掺杂区，其抵接于该基体掺杂区且部分位于该基体掺杂区外，该接触掺杂区大致位于该源极/漏极区正投影于该基体掺杂区的部位外侧；一沟渠式栅极结构，其埋置于该晶胞区内的半导体层，且该沟渠式栅极结构穿过该源极/漏极区与该基体掺杂区并延伸埋设于该磊晶层；一沟渠式源极结构，其埋置于该晶胞区内的半导体层且与该沟渠式栅极结构呈彼此间隔设置，该沟渠式源极结构穿过该基体掺杂区并延伸埋设于该磊晶层，且该沟渠式源极结构的远离该基底的部位抵接于该接触掺杂区，而该沟渠式源极结构的埋设于该磊晶层的深度大于该沟渠式栅极结构的埋设于该磊晶层的深度；以及一接触塞，其至少部分容置于该源极/漏极区与该接触掺杂区所包围的空间，且该接触塞抵接于该源极/漏极区以及该接触掺杂区；其中，该源极/漏极区相对于该接触塞的电位等同于该基体掺杂区与该沟渠式源极结构分别通过该接触掺杂区而相对于该接触塞的电位。

本发明实施例还提供一种沟渠式功率元件的制造方法，其步骤包括：提供一基材，其包括一基底及形成于该基底上的一半导体层，且该半导体层的导电型态与该基底的导电型态相同；形成一浅沟渠于该半导体层；形成一第一绝缘层于该基材表面及该浅沟渠的内壁，且该第一绝缘层的抵接于该浅沟渠内壁的部位定义为一栅极介电层，并沉积形成一栅极导电层于该栅极介电层内；蚀刻形成一深沟渠于该半导体层；形成一第二绝缘层于该第一绝缘层表面与该深沟渠的内壁，且该第二绝缘层的抵接于该深沟渠内壁的部位定义为一源极介电层，并沉积形成一源极导电层于该源极介电层内且使其埋置于该第二绝缘层中；于该半导体层实施一离子布植工艺，以沿该半导体层表面朝向内扩散形成一基体掺杂区，且该基体掺杂区的导电型态相异于该基底的导电型态，并且该基体掺杂区抵接于部分该栅极介电层与部分该源极介电层；于该基体掺杂区表面实施一离子布植工艺，以沿该基体掺杂区的表面朝向内扩散形成一源极/漏极区，且该源极/漏极区抵接于部分该栅极介电层；蚀刻形成一接触槽于该半导体层，使对应于该接触槽的该基体掺杂区、该源极/漏极区、该源极导电层、及该源极介电层分别通过该接触槽而显露于外；于该接触槽底壁实施一离子布植工艺，以形成一接触掺杂区，且该接触掺杂区抵接于该基体掺杂区、该源极导电层、及该源极介电层；以及沉积形成一接触塞于该接触槽内，以使该接触塞抵接于该接触掺杂区与该源极/漏极区。