[发明专利]基于FPGA的高分辨率时间间隔产生系统

说明书

技术领域

本发明属于电子电路技术领域，涉及一种基于FPGA的高分辨率时间间隔产生系统，可用于时频测量中产生高分辨率的时间间隔信号。

背景技术

时间间隔产生技术在科学实验研究和工程实践中都有着非常广泛的应用。在电子测量中，示波器、信号发生器、逻辑分析仪和半导体器件测试的标定和短时间的定时控制中的关键技术都涉及到精密的时间间隔产生技术。在通信领域，雷达回波模拟器系统、相控阵雷达系统、时间数字化系统以及同步通信系统设计中都用到在纳秒级别或皮秒级别短时间间隔信号；在物理实验中，利用飞行时间质谱仪TOF进行原子分子物理或化学物理实验中，需要皮秒级的短时间间隔信号，按照设定的时间顺序，控制放气阀、激光器、脉冲电源、瞬态数据记录仪等设备的启动和停止时间。

现有的时间间隔产生技术按实现方式分为模拟方法和数字方法。

在采用模拟方法实现时间间隔产生电路中，模拟方法产生时间间隔的过程以模拟信号的电平大小作为中间变量，环境噪声对产生的时间间隔结果影响很大，很容易受到PVT（工艺，电压，温度）的影响。

在采用数字方法实现时间间隔产生电路中，计数器法是产生时间间隔信号最直接的方法，通过设置计数器的数值可以很方便地控制产生时间间隔的大小，但由于电路工艺的制约计数器频率不能做得太高，分辨率低。大多数高精度的时间间隔产生电路采用专用集成芯片实现，这是由于专用集成芯片不仅可以精确控制布线延迟以提高分辨率，还集成数字延迟单元，使产生的时间间隔具有一定的动态范围。采用专用集成芯片实现的电路的缺点表现在它的设计制造周期相当的长、费用高，而且固化的电路难以适应不同的应用环境。现有基于FPGA的时间间隔产生电路，由于在电路的实现时，需要通过FPGA内部的布线资源连接内部的所有逻辑单元，在自动布局布线的情况下，逻辑单元之间的布线延迟量无法得到控制，满足不了产生高分辨的时间间隔信号要求。

发明内容

本发明针对上述技术的不足，提出一种基于FPGA的高分辨率时间间隔产生系统，在缩短开发周期和降低成本的同时，保证时间间隔产生系统具有较高的分辨率和较好的系统稳定性。

为实现上述目的，本发明所设计的基于FPGA的高分辨率时间间隔产生系统，包括：

上位机和FPGA处理单元，FPGA处理单元中设有两个频控延迟链模块、参考时钟产生模块、数据处理模块、输入脉冲信号产生模块和间隔信号产生模块，其特征在于：

频控延迟链模块1和频控延迟链模块2，均包括一个频控延迟控制模块8和一个延迟链路模块9，由频控延迟控制模块8的参考时钟来标定延迟链路模块9的每个数控延迟子单元内部每个延迟器的延迟量；

参考时钟产生模块3，用于根据系统时钟信号S_ref通过FPGA内部的锁相环PLL倍频，产生频控延迟链模块1的参考时钟信号Fre_1和频控延迟链模块2的参考时钟信号Fre_2，并将信号Fre_1输出给频控延迟链模块1中的频控延迟控制模块8，将信号Fre_2输出给频控延迟链模块2中的频控延迟控制模块8；

上位机4，用于把需要产生的时间间隔信号的数值T_in传递给FPGA中的数据处理模块5；

数据处理模块5，用于根据输入的时间间隔信号的数值T_in计算需要给第一频控延迟链模块1的延迟链路模块9中的第i个数控延迟子单元的延迟选择器配置的数值A_i，需要给第二频控延迟链模块2的延迟链路模块9中的第i个数控延迟子单元的延迟选择器配置的数值B_i，其中0≤A_i，B_i≤63，并根据计算结果分别对频控延迟链模块1的延迟链路模块9和频控延迟链模块2的延迟链路模块9的每个数控延迟子单元的延迟选择器进行配置；

输入脉冲信号产生模块6，用于产生输入脉冲信号，并同时输出给频控延迟链模块1的延迟链路模块9和频控延迟链模块2的延迟链路模块9，分别产生两路延迟输出脉冲信号；

间隔信号产生模块7，用于产生两路延迟输出脉冲信号的相对延迟间隔信号，该相对延迟间隔信号即为需要产生的时间间隔信号T_in：