[发明专利]CMP用研磨液以及使用该研磨液的研磨方法

说明书

本申请是申请日为2009年12月10日，申请号为200980148395.7，发明名称为《CMP用研磨液以及使用该研磨液的研磨方法》的中国专利申请的分案申请。

技术领域

本发明涉及一种在半导体晶片材料的化学机械研磨（CMP）中使用的研磨液。并特别涉及一种用于研磨设置在半导体晶片表面上的氧化硅膜的研磨液。

背景技术

在半导体制造领域中，随着超LSI设备的高性能化，在现有技术发展趋势的微细化技术中，兼具高集成化和高速化达到了极限。因此，正在开发一种在推进半导体元件微细化的同时，在垂直方向上也高集成化的技术，即，将配线多层化的技术。

在制造配线多层化器件（device）的过程中，最重要的技术之一包括CMP技术。CMP技术，是通过化学气相蒸镀（CVD）等在基板上形成薄膜后，使其表面平坦化的技术。例如，为了确保光刻（lithography）的焦点深度，通过CMP进行处理是必不可少的。当基板表面上存在有凹凸时，会产生在曝光工序中无法对焦，或无法充分形成微细配线结构等不良情况。CMP技术在器件制造过程中，还适用于如下工序：通过研磨等离子体氧化膜（BPSG、HDP－SiO₂、p－TEOS）而形成元件隔离区域的工序、形成层间绝缘膜的工序、或者在将含有氧化硅的膜埋入金属配线中后，使插塞（例如，Al·Cu插塞）平坦化的工序等。

通常，使用能够向研磨垫上供给研磨液的装置进行CMP。通过一边向基板表面和研磨垫之间供给研磨液，一边将基板按在研磨垫上，来研磨基板表面。在CMP技术中，高性能的研磨液是要素技术之一，此前，各种研磨液的开发也在进行中（例如，参见专利文献1）。

现有技术文献

专利文献

专利文献1：日本特开2008－288537号公报

发明内容

发明要解决的问题

需要予以说明的是，在于基板上形成元件隔离区域的工序中，预先在基板表面上设置沟槽，并通过CVD等形成绝缘膜（例如，氧化硅膜）以填埋该沟槽。然后，通过CMP使绝缘膜表面平坦化，由此形成元件隔离区域。在于表面上设置了沟槽等元件隔离结构的基板上形成绝缘膜时，在绝缘膜的表面上也产生对应于元件隔离结构凹凸的凹凸。对于具有凹凸的表面，优先除去凸部，另一方面，慢慢地除去凹部，由此实现平坦化。

为了提高半导体生产的产量，优选尽可能快速地除去基板上所形成的绝缘膜的不必要部分。例如，在为了应对元件隔离区域的狭窄化而采用浅沟槽隔离（STI）时，要求以高研磨速度除去作为绝缘膜而设置在基板上的氧化硅膜的不必要部分。

然而，在使用对氧化硅膜的研磨速度快的CMP用研磨液时，研磨结束后的研磨面通常变得粗糙，存在有平坦性变差的倾向。因此，有时将绝缘膜的研磨处理分成两个阶段，并在各个工序中使用不同种类的研磨液，由此可以实现生产效率的提高。在第1工序（粗加工工序）中，使用对氧化硅膜的研磨速度高的研磨液除去氧化硅膜的大部分。在第2工序（抛光工序）中，慢慢除去氧化硅膜，并抛光至研磨面充分平坦。

在第1工序中，如上所述，要求对氧化硅膜高的研磨速度。然而，即使在使用相同的研磨液时，有时因基板表面的状态而不能达到足够高的研磨速度。例如，在研磨具有平坦的基板、以及设置在其表面上的平坦的氧化硅膜的晶片（氧化硅膜的无图形晶片）时，能够实现对氧化硅膜高的研磨速度，但在研磨表面上具有凹凸的晶片时，则不能达到期待的研磨速度。另外，通过CMP研磨氧化硅膜的机理很多地方尚未明确，并且产生这种现象的原因也不清楚。

此外，在基板表面上所形成的凹凸有多种形式。例如，因配线宽度而导致的凹凸宽度、凹凸高度或者配线的方向，随着各工序或器件的用途而不同。目前的现状是，以往的CMP研磨液即使能够较好地研磨某些基板，但对于其它类型的基板，也未必能够同样地研磨。特别是如上所述，在将对于氧化硅膜的CMP分成两个阶段以上时，由于在第1工序中高研磨速度比平坦性优先，因而研磨速度的下降会导致生产性的下降。

本发明为解决上述问题的发明，其目的在于提供一种能够实现对氧化硅膜足够高的研磨速度，并且和以往的研磨液相比，不依存于基板表面状态的高通用性的CMP研磨液以及使用该研磨液的研磨方法。

解决问题的方法