[发明专利]BCH码检纠错方法、电路及容错存储器

说明书

技术领域

本发明涉及数据存储领域，特别是涉及一种BCH码检纠错方法、电路及容错存储器。

背景技术

相变存储器是一种利用相变材料非晶态时的半导体高阻特性与结晶态时的金属低阻特性实现存储的技术，其可靠性通常从三个方面来考虑：数据保持，即存储单元维持数值的能力；耐久力，即存储单元对于读写次数的耐久力；读写干扰，即芯片在读写时对于存储单元的干扰。其中，相变存储器的数据保持与耐久力都取决于存储材料本身，而读写干扰则与阵列结构及提供的读写电流相关。读写干扰所导致的失效也有多种原因，常见的有写操作导致临近单元受到影响，以及读操作时，材料内部缺陷或污染导致温度自增产生写的效果，破坏存储数据等。

为减少以上可能的失效，提高存储器的可靠性，对于少量随机错误进行检测并更正可以进一步提升存储准确率，因此，迫切需要设置纠错码电路（ECC）来提高存储器的可靠性。

BCH码是循环码中的一个重要子类，其具有纠多个随机错误的能力，且有着严密的代数结构，是目前研究的最为透彻的一类码。BCH码满足公式其中m是需存储的数据的位数，k是校验数据的位数，t是编码所能纠正的最多误码位数，对于固定的m和t，满足公式的k很少能使等号成立，能纠正的位数也仅限于t位及t位以下。基于BCH编码现今已有许多已成系统的高效译码方案，为充分利用其循环的特性，多采用串行的实现方式，由此会存在一定的时钟延迟，一种较为典型的实现方法为计算校正子，随后采用彼得森算法得到错误多项式，再用钱氏搜索电路得到错误位置并改正。

然而该种典型译码方案由于存在时钟延迟，难以适用于对时序有特别要求的存储器。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种BCH码检纠错方法及电路，以实现对BCH码的t位纠错的保证下，纠一部分t位以上的错，其中，t为所能纠正的最多误码位数。

本发明的另一目的在于提供一种容错存储器。

为实现上述目的及其他相关目的，本发明提供一种BCH码检纠错方法，其至少包括：

1）基于已经过BCH编码的待检验BCH数据组的监督矩阵来计算所述待检验BCH数据组的待比较校正子；

2）若所述待比较校正子不为0，则将所述待比较校正子与多个标准校正子进行比较，并基于与所述待比较校正子不同的数据位数量最少、且所指明的错误位数也最少的标准校正子来校正所述待检验BCH数据组中的相应数据。

本发明还提供一种BCH码检纠错电路，其至少包括：

生成电路，用于基于已经过BCH编码的待检验BCH数据组的监督矩阵来计算所述待检验BCH数据组的待比较校正子；

纠错电路，用于若所述待比较校正子不为0，则将所述待比较校正子与多个标准校正子进行比较，并基于与所述待比较校正子不同的数据位数量最少、且所指明的错误位数也最少的标准校正子来校正所述待检验BCH数据组中的相应数据。

本发明还提供一种容错存储器，其至少包括：

存储阵列；

与所述存储阵列连接的读写控制单元；

基于BCH编码的编码单元，用于对待存储数据进行BCH编码后送入所述读写控制单元；

前述的BCH码检纠错电路，与所述读写控制单元相连接，用于将所述读写控制单元读出的数据进行纠错后输出；

接口单元，分别与所述编码单元及BCH码检纠错电路相连接，用于将接入的待存储数据送入所述编码单元进行BCH编码以及将所述BCH码检纠错电路纠错后的数据输出。

如上所述，本发明的BCH码检纠错方法、电路及容错存储器，具有以下有益效果：可以最大限度地利用校验位，在满足公式的前提下，其中m是需存储的数据的位数，k是校验位的位数，t编码所能纠正的最多误码位数，在完成BCH码纠t位错的保证下，纠一部分t位以上的错；且电路可以用纯逻辑的形式实现，不含时钟，只存在门延迟，适合应用于SPI接口之类对时序有特别要求的情况。

附图说明

图1显示为本发明的BCH码检纠错方法的流程图。

图2显示为本发明的BCH码检纠错电路示意图。

图3显示为本发明的容错存储器示意图。

元件标号说明

1         BCH码检纠错电路

11        生成电路

12        比较电路

13        纠错电路

2         容错存储器

21        存储阵列