[发明专利]可弹性修改接合垫序列的芯片与相关方法

说明书

技术领域

本发明关于一种可弹性修改接合垫序列的芯片与相关方法，尤其涉及一种利用门阵列支持下线后的局部重新绕线以改变芯片内连线及接合垫序列的芯片与相关方法。

背景技术

芯片（管芯、集成电路）是现代信息社会不可或缺的硬件基础；各种电子装置以电路板连接不同的芯片，使不同芯片可经由电路板上的走线相互交换信号、协同运作，进而实现电子装置的整体功能。举例而言，双倍资料速率的随机存取存储器（double data rate random access memory）需搭配存储器控制器，由存储器控制器控制存储器芯片的资料存取。

芯片设有多个用于信号输出及/或输入的接合垫，各接合垫经由电路板上的走线连接至另一芯片的对应接合垫，以使这两芯片能经由彼此的接合垫相互交换信号。芯片的接合垫序列则规范了各接合垫的功能。举例而言，存储器控制器的接合垫序列规范了哪些接合垫用以输出资料、哪些接合垫用以输出资料选通（data strobe）信号以及哪些接合垫用以输出指令（command）。

芯片的布局设计流程可概分为平面规划（floor plane）、摆放绕线（placing and routing）与电路层级（circuit level）的数值验证等等。验证通过后，布局设计即可下线（tape-out）而交予制程厂制造。下线后，布局设计所能实现的接合垫序列也已经确定。在现行的已知技术中，一旦芯片的布局设计已下线，就难以用局部的重新绕线更动芯片的接合垫序列。

发明内容

为了增加接合垫序列更动的弹性，本发明提供一种可弹性修改接合垫序列的芯片，包括信号单元、集线单元、多工单元、并串转换单元、输入输出单元与多个接合垫。信号单元耦接于多个第一节点，多工单元耦接于多个第二节点。集线单元以门阵列形成，设置于控制信号单元与多工单元间一预设的集线区域，用以将各第一节点连接至某一个第二节点，并用以支持下线后的重新绕线，以改变第一节点连接至第二节点的关系。

多工单元包括多个多工器，并串转换单元包括多个并串转换器。各多工器耦接于数个关联的第二节点与一关联的并串转换器，用以由所述关联的第二节点中选出其中之一，并使该选出的第二节点可经由该关联的并串转换器而被导通至输入输出单元。各个并串转换器耦接于数个关联的多工器与输入输出单元，以使所述关联的多工器选出的第二节点的信号得以和输入输出单元的一信号相互转换。

前述芯片可以是一存储器控制器，信号单元可以是一存储器控制信号单元，接合垫用以依据第一接合垫序列耦接第一存储器；于集线单元的集线区域中进行重新绕线规划后，芯片的接合垫可依据一相异的第二接合垫序列耦接第二存储器。

本发明亦提供一种用以设计一芯片的方法，包括：当在芯片的布局中进行摆放绕线的规划时，于布局中预设一集线区域，用以摆放一门阵列；并且，于集线区域中提供第一绕线规划，用以实现一接合垫序列。下线后，若需改变接合垫序列，则清除/摒弃第一绕线规划，于集线区域中重新进行绕线，以于预设布局区域中提供第二绕线规划；并且，可针对第二绕线规划再度进行时序验证，例如，静态时序分析。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1示意一芯片因应不同应用的线路图。

图2示意依据本发明一实施例的可弹性修改接合垫序列的芯片。

图3示意依据本发明一实施例的并串转换信号。

图4示意使图2芯片因应不同应用的一种实施例。

图5示意依据本发明一实施例的可弹性修改芯片的接合垫序列的方法流程。

图中元件标号说明：

10、11a-11b、20：芯片

12、22：信号单元

14、30：输入输出单元

24：集线单元

26：多工单元

28：并串转换单元

100：流程

102-110：步骤

PD[.]、PDa[.]、PDb[.]：接合垫

D[.]、D[.,.]、d[.,.]、Ds[.]、bs1-bs4、bss1-bss2：信号

P[.]、W[.]、P[.,.]、W[.,.,.]：节点

M[.,.]：多工器

PS[.]：并串转换器

U[.]：输入输出单元

CK0-CK2：时脉

b0-b7：资料

T：周期