[发明专利]一种制作半导体器件的方法

说明书

技术领域

本发明涉及半导体制造工艺，尤其涉及一种去除虚拟栅极的方法。

背景技术

随着半导体集成电路(IC)工业技术日益的成熟，超大规模的集成电路的迅速发展，元器件尺寸越来越小，芯片的集成度越来越高。因器件的高密度，小尺寸的要求对半导体工艺影响也日益突出。IC集成度不断的增大需要器件尺寸持续按比例缩小，然而电器的工作电压有时维持不变，使得实际金属氧化物半导体（MOS）器件产生较高的电源消耗。多晶硅和二氧化硅通常被用于形成MOS晶体管的栅极和层间介质。

随着栅极尺寸缩短至几十纳米，栅氧化物层的厚度降至3nm以下，引发了栅极电阻过大、栅极泄漏增大以及多晶硅栅极出现空乏现象等问题。因此，人们又将目光重新投向金属栅极技术，采用金属栅极材料代替传统的多晶硅材料，高k电介质代替氧化层材料，即采用高k电介质/金属栅极（HK/MG）结构代替栅氧化层/虚拟多晶硅栅极结构，以避免由多晶硅虚拟栅极引起的多晶硅耗尽效应、掺杂硼原子扩散和较高的栅极漏电流等问题。同时，N-MOS和P-MOS的功能不同，因此需要的不同结构的栅极。

金属栅极技术包括先形成栅（Gate-first）工艺和后形成栅（Gate-last）工艺。Gate-last工艺特点是在对硅片进行漏/源区离子注入操作以及随后的高温退火步骤完成之后再形成金属栅极，其中去除多晶硅虚拟栅极（DPGR）是关键步骤之一。通常选用干法刻蚀去除多晶硅虚拟栅极，因为干法刻蚀比湿法刻蚀的效率高，刻蚀速率的变化不受掺杂的影响，然而在采用干法刻蚀去除多晶硅虚拟栅极的过程中会在形成的沟槽的中产生残留物，这将影响功函数金属层和金属电极层的形成。

现有技术中公开了一种去除虚拟栅极的方法，如图1A所示，提供半导体衬底100。在半导体衬底100上形成层间介电层（ILD0）101、NMOS虚拟栅极堆叠结构102N和PMOS金属栅极堆叠结构102P，其中，PMOS金属栅极堆叠结构102P由下而上依次包括高k介质层103、阻挡层104和PMOS金属栅极105，金属栅极105包括P型功函数金属层和金属电极层，金属电极层材料为Al金属层。NMOS虚拟栅极堆叠结构102N由下而上依次包括高k介质层103、阻挡层104和虚拟栅极106，虚拟栅极106的材料为未掺杂的多晶硅。形成的高k介质层103，可以有效地防止随后形成的功函数金属层向半导体衬底100中扩散，进而避免MOS的阈值电压增加。阻挡层104用于保护其下方的高k介质层103，阻挡层104的材料优选氮化钛。

如图1B所示，在层间介电层101、NMOS虚拟栅极堆叠结构102N和PMOS金属栅极堆叠结构102P上形成掩膜层107，所述掩膜层107材料优选氮化钛。在掩膜层107上形成图案化的光刻胶层108，以露出NMOS区域。

如图1C所示，根据图案化的光刻胶层108采用干法刻蚀去除NMOS区域中的掩膜层和NMOS虚拟栅极106，接着，采用灰化工艺去除光刻胶层108，得到栅极沟槽109。

如图1D所示，采用N-甲基吡咯烷酮溶液或者基于氟的气体去除栅极沟槽109中的残余物，以形成栅极沟槽110。

然而，根据现有技术制作具有金属栅极结构的互补金属氧化物半导体器件的工艺中，去除多晶硅虚拟栅极的工艺是后续形成金属栅极结构的关键步骤，因为，在分步刻蚀去除NMOS区域和PMOS区域的虚拟栅极的工艺过程中，在采用干法刻蚀去除NMOS区域中的多晶硅虚拟栅极的过程中会在形成的沟槽的中产生残留物，而后续的湿法清洗工艺或者干法刻蚀也不能完全去除这些残留物，残留在阻挡层和沟槽侧壁上的残留物将影响P型功函数金属层和金属电极的形成。残留物将成为增加产品表面缺陷密度的颗粒和污染物源，毁坏器件功能，影响器件的成品率和可靠性。同时，在进行光刻工艺和湿法清洗时，将会引起PMOS区域中的金属电极的损伤。

因此，需要一种新的方法，以解决在刻蚀去除NMOS区域的虚拟栅极时，避免在形成的沟槽中残留聚合物，同时，避免对PMOS区域中高k电介质/金属栅极结构中的铝金属层的化学损伤，以提高器件的整体的性能，提高半导体器件的良品率。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。