[发明专利]一种功率MOSFET的沟槽终端结构及制造方法

说明书

技术领域

本发明属于半导体技术领域，涉及一种功率MOSFET的沟槽终端结构及制造方法。

背景技术

目前，在集成电路芯片制造过程中，硅片边缘的结终端保护措施可分为两大类：

1、为增加曲面结的曲率半径，减小边角区电场的集中而采用的终端保护结构：如斜平面技术、耗尽区腐蚀法、场板（FP）、浮空场限环（FFLR）、结终端扩展（JTE）、变化横向掺杂（VLD）等。

2、为降低器件表面电荷及界面电荷的影响所采用的如半绝缘多晶硅膜（SIPOS）钝化技术。

对于大尺寸器件，特别是只在一块硅片上做一个器件的情况下，斜平面技术、耗尽区腐蚀法是较好的方法，因为它们几乎可以达到理想的击穿电压，而且表面电场降低很多，因此表面钝化的要求也可放宽。所以，多数整流器与晶闸管都是用正、负斜平面的组合制成的。对于功率集成电路（PIC）和智能功率集成电路（SPIC），由于集成的功率器件必须是横向器件，较为常用的是场板和RESURF技术。而终端扩展和变化横向掺杂由于原理与RESURF技术大同小异，因此也可以应用。而对于纵向功率器件，如VDMOS、IGBT等，应用比较多的是场板和场限环技术。

场限环技术虽然具有生产简单，可以达到较高击穿电压的优点，但它对界面电荷非常敏感，使场限环的作用大打折扣。而金属场板技术对界面电荷不是很敏感，并且与主结电极接在一起时消除界面电荷对器件表面的影响，但在场板边缘处电场集中，这可以在场板边缘处附加一个保护环来减弱场板和衬底的高电位差引起的电场集中。因而提出金属场板和场限环相结合的终端结构。这种场板与场限环的综合，结合了两者的优点。采用这种结构的器件不仅可以实现较高击穿电压的要求，而且还有较好的可靠性。

但在多场限环和偏移场板相结合的设计中，每个环上场板长度和环间距的确定是一个难点。而且在高压器件中，这种结构要占用较大的芯片面积，如图2所示，在芯片边界17附近示出现有技术的一种终端结构纵剖面图，硅片边界附近共有3个环形体区25，形成两个保护结构以提高终端耐压，体区25之间的间距根据需要的耐压设定，在体区25的转弯处16，电场线分布集中，为体区25和外延层22之间的耐压薄弱点，当发生击穿时，首先在此处发生击穿。

在器件特征尺寸不断减小，芯片面积不断缩小的今天，这种技术占用面积大，耐压被转弯处限制，无疑已经没有优势。

发明内容

为克服传统技术设计过程复杂，占用硅片面积大的技术缺陷，本发明提供一种功率MOSFET的沟槽终端结构及制造方法。

本发明所述一种功率MOSFET的沟槽终端结构制造方法，包括如下步骤：

步骤101.在衬底上生长外延层；在外延层上刻蚀形成第一沟槽和位于第一沟槽靠近芯片内部一侧的第二沟槽；在沟槽内生长栅氧化层； 

步骤102.在第一沟槽和第二沟槽淀积多晶硅，使多晶硅填充整个沟槽全部内表面，在第一沟槽形成栅电极，在第二沟槽形成悬浮场板；

步骤103.在第一沟槽和第二沟槽之间以及第一沟槽靠芯片边界一侧注入形成体区；随后在第一沟槽靠芯片边界一侧的体区注入形成源区；

步骤104.在硅片表面淀积隔离氧化层，并在隔离氧化层上构造与源区形成良好欧姆接触的源级接触结构。

优选的，所述隔离氧化层材料为BPSG。

优选的，所述源区的注入浓度比外延层掺杂浓度大两个数量级。

优选的，所述步骤101中的衬底和外延层为N型；所述步骤102中的多晶硅为N型掺杂；所述步骤103中体区为P型注入，源区为N型注入。

优选的，所述衬底电阻率为1~3‰ohm-cm。

优选的，所述步骤104中构造源级接触结构具体为：

步骤104a.在隔离氧化层上刻蚀金属接触孔；

步骤104b.在外延层上与金属接触孔相交的区域注入欧姆接触区；

步骤104c.在欧姆接触区上淀积金属充满金属接触孔，使淀积金属高度高于所述隔离氧化层上表面。

进一步的，所述欧姆接触区的杂质注入浓度大于步骤103中体区杂质注入浓度两个数量级。

优选的，所述步骤104在完成在隔离氧化层上构造源级接触结构后，还包括将衬底减薄至200微米的步骤。